リスク【RISC】
RISC
読み方：リスク
別名：縮小命令セットコンピュータ
RISCとは、CPUのアーキテクチャのうち、命令語長を固定とし、単純で基本的な命令語だけで命令セットを構成、処理効率の向上を図る設計のことである。
RISCは、従来のCPU設計では用意されていながらも実はほとんど役立っていなかった複雑な命令群を排除し、単純な命令のみに限ることで、パイプライン処理の高速化などを実現している。構成が簡単なので製造コストが比較的低く、消費電力も比較的低い。
RISCのアーキテクチャを採用したCPUとしては、SPARC、MIPS、Power PCなどを挙げることができる。
なお、RISCの概念に相対する、複雑な構造をもつ従来型のCPUのアーキテクチャは、CISC（Complex Instruction Set Computer）と呼ばれている。
RISC
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/04/16 20:11 UTC 版)
RISC（reduced instruction set computer、リスク）は、コンピュータのプロセッサの命令セットアーキテクチャ (ISA) の設計の方向性として、命令セットの複雑さを減らすことすなわち、命令の総数や種類を減らし、それぞれの命令が行う処理を単純なものにし、命令フォーマットの種類を減らし、オペランドのアドレッシングを単純化する、などといった方向性により「命令セットを縮小して」設計されたコンピュータ（プロセッサ）である。この方向性が新しいものとして提案された際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。
注釈
- ^ 例えば、カウンタレジスタをデクリメントし、減算結果が非ゼロであればジャンプし、ゼロであれば後続の命令を実行する、ループを構成するのに便利な命令や、文字列を転送するストリング命令など
- ^ データの退避や復帰、割り込み発生時のレジスタの退避、サブルーチンからリターンする際のアドレスの保存など。
- ^ これは特別な同期命令を実行するまで、コードが存在する位置のメモリを書き換えても命令実行に影響しないということである。なぜならCPUは分離された命令キャッシュとデータキャッシュを持っているため
- ^ 通常のCPUでは、サブルーチンコール時にレジスタの内容をメモリのスタック領域に退避させ、復帰するときにメモリからレジスタに戻す
出典
- ^ RISCムーブメントが「IBM以外」で起きた、その理由 - ITMedia
- ^ "RISC I: A REDUCED INSTRUCTION SETVLSI COMPUTER"
- ^ a b ヘネシー&パターソン, p.478
- ^ Hisa Ando 2011, p. 128.
- ^ 五島正裕「20世紀の名著名論」『情報処理』46巻3号、317頁、情報処理学会、2005年3月。 これは原論文（下記）の評論である。
David A. Patterson and Carlo H.Sequin, “RISC I:A Reduced Instruction Set VLSI Computer” Proc. Int`l Symp. On Computer Architecture, 1981, pp. 443-457. - ^ Hisa Ando 2011, p. 127.
- ^ Hisa Ando 2011, p. 129.
- ^ 後藤弘茂 (1997年10月31日). “IntelとDEC、電撃提携でMPUの勢力地図が変わる”. IMPRESS PC Watch. インプレス. 2020年9月28日閲覧。
RISC
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/03/31 08:05 UTC 版)
1980年代中盤、複数の新たな高性能RISC（reduced instruction set computer）マイクロプロセッサが登場した。命令の種類を減らし、アドレッシングモードを制限し、全てをワイヤードロジック制御で構成する。多数のレジスタを備えてメモリへのアクセスを減らすとともに、すべての命令を固定長としパイプライン処理で高性能化を狙うものであった。それらは当初、特殊な用途のマシンやUNIXワークステーションに使われていたが、その後あらゆる分野で使われるようになった。 RISCの開発は1970年代のIBM 801に始まった。最初の商用のRISCマイクロプロセッサはミップス・テクノロジーズの32ビットプロセッサであるR2000である（1985年。R1000はリリースされなかった）。続くR3000は更に実用的な設計となり、R4000では世界初の64ビットアーキテクチャを採用した。それに対抗すべくIBMのRT PC（1986年）や後継のPOWER、サン・マイクロシステムズのSPARCシステム（1985年）が生み出され、間もなく各主要ベンダはRISCアーキテクチャを採用したプロセッサをリリースした。AT&TのCRISP、AMDの29000、インテルのi860とi960、モトローラの88000、DEC Alpha、ヒューレット・パッカードのPA-RISCなどである。 DEC Alphaは性能面では優秀と言われながら、ヒューレット・パッカードに買収された後に消滅した。ヒューレット・パッカードのPA-RISCは、インテルと共同開発のItaniumに移行した。MIPSアーキテクチャは組み込みシステム（シスコシステムズのルータなど）に広く使われている。POWER/PowerPCは、Macintoshにも採用されたが、現在はサーバーとスーパーコンピュータのほかは、組み込みシステムが中心である。 ARMアーキテクチャは当初ホームコンピュータ向けに開発されたが、その後は携帯電話・スマートフォンをはじめとした携帯機器や組み込みシステムで支配的となった。ARMv8-Aで64ビット化がなされて以降、ARMアーキテクチャはサーバー分野にも進出し、スーパーコンピュータやデスクトップ分野でも台頭が著しい。 現在のx86マイクロプロセッサは従来の（可変長の）命令セットとの互換性を保ちながら、内部的には固定長命令に変換して実行するなどRISCの技術を段階的に採用し、また各RISCマイクロプロセッサはコード効率の向上を意図して短縮命令モード（ARMのThumb命令など）を実装するなど命令セットの追加を重ねたため、現在ではRISCとCISCの技術的な分類は困難である。しかしRISCという用語は便宜上使われる場合が多い。
※この「RISC」の解説は、「マイクロプロセッサ」の解説の一部です。
「RISC」を含む「マイクロプロセッサ」の記事については、「マイクロプロセッサ」の概要を参照ください。
RISC
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/09/19 14:58 UTC 版)
「データ構造アライメント」の記事における「RISC」の解説
ほとんどのRISCプロセッサは、ロード命令やストア命令でアラインされていないアドレスにアクセスすると、アライメントフォールトを生成する。これにより、オペレーティングシステムは、他の命令を使用してアラインされていないアクセスをエミュレートできる。例えば、アライメントフォールトハンドラは、大きなロード命令やストア命令をエミュレートするために、バイト単位のロードやストア（常にアラインされている）を使用する場合がある。 MIPSなどのいくつかのアーキテクチャでは、特別なアラインされていないロード命令とストア命令がある。1つのアライメントされていないロード命令は、最も低いバイトアドレスを持つメモリワードからバイトを取得し、別のロード命令は、最も高いバイトアドレスを持つメモリワードからバイトを取得する。同様に、ストア・ハイ命令およびストア・ロー命令は、それぞれ上位および下位メモリワードに適切なバイトを格納する。 Alphaアーキテクチャでは、アライメントされていないロードおよびストアに対する2段階のアプローチがある。第1のステップは、上位および下位のメモリワードを別々のレジスタにロードすることである。第2のステップは、MIPS命令と同様の特別なロー/ハイ命令を使用してメモリワードを抽出または修正することである。アラインされていないストアは、変更されたメモリワードをメモリに戻すことによって完了される。この複雑さの理由は、オリジナルのAlphaアーキテクチャでは、32ビットまたは64ビットの値しか読み書きできないためである。これは、しばしばコードが膨らんでパフォーマンスが低下する重大な制限となることが判明した。この制限に対処するために、元のアーキテクチャにByte Word Extensions (BWX) という拡張機能が追加された。これは、バイトとワードのロード・ストアのための命令で構成されている。 これらの命令は、通常のメモリロード・ストア命令よりも大きく、遅いため、必要なときにのみ使用するべきである。CおよびC++のコンパイラの中には、アライメントの合っていない命令を必要とするポインタに適用できる“unaligned”属性がある。
※この「RISC」の解説は、「データ構造アライメント」の解説の一部です。
「RISC」を含む「データ構造アライメント」の記事については、「データ構造アライメント」の概要を参照ください。
「risc」の例文・使い方・用例・文例
- ＲＩＳＣのページへのリンク
