ESi-RISCとは? わかりやすく解説

eSi-RISC

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2023/10/30 17:01 UTC 版)

eSi-RISCは変更可能なCPUアーキテクチャで、EnSilica によって開発された。現在、3種類の異なる実装(eSi-1600、eSi-3200、eSi-3250)が入手可能である。eSi-1600は16ビットのデータパスを持ち、eSi-3200とeSi 3250は32ビットのデータパスを持つ。これらのプロセッサはソフトIPコアであり、ASICFPGAのいずれにも使うことができる。




「eSi-RISC」の続きの解説一覧




固有名詞の分類


英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  
  •  ESi-RISCのページへのリンク

辞書ショートカット

すべての辞書の索引

「ESi-RISC」の関連用語

ESi-RISCのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



ESi-RISCのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアのeSi-RISC (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。

©2024 GRAS Group, Inc.RSS