発明例とは? わかりやすく解説

発明例

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/06/19 08:54 UTC 版)

中川明夫」の記事における「発明例」の解説

1. 高効率高速200Vダイオード開発 1979年当時ダイオード高速化するためにキャリア寿命短くすると高耐圧ダイオード場合順方向電圧降下増大する問題があった。この問題解決するためpinダイオード動作メカニズム詳細に解明することで、順電圧降下下げかつ逆回復時間を60nsecと短くする技術世界で初め確立し実際の製品適用した具体的には高抵抗i層の厚みWとキャリア寿命τが次の関係:W2/τ=8μkT/q (μ:電子正孔平均移動度)を満たす時、順電圧降下最低になることを理論的に見出した。この条件を満たすようにτを短く設定することで順電圧降下0.85V、逆回復時間60nsecを実現した損失高速の200V 30A素子世界で初め開発し事業化成功した。 2.ノンラッチアップIGBT開発 1982年GEがIEDM(International Electron Device Meeting)で初めIGBT素子原理論文発表した。米国半導体メーカGERCAモトローラ等が競って技術開発行ったが、寄生サイリスタのラッチアップを防ぐことができず実用化には至らなかった。 1984年寄生サイリスタのラッチアップを完全に防止する技術世界で初め開発しバイポーラトランジスタ置き換えるために必要となる「負荷短絡耐量説明後述)」をIGBTにおいて初め実現した。これにより1985年大電流IGBT事業化世界で初め成功した。「負荷短絡」とは例えば600V定格IGBTオン状態にしたまま、素子直接300Vの電圧印加する過酷な試験で、素子には大電流流れ、かつ、素子生じ電圧降下が300Vになることで高電圧支え必要がある。ラッチアップを防ぐために開発した技術次の2つである: (1)ソースゲート取り囲む細長いストライプパターンを採用することで局部的な電流集中防いだまた、寄生サイリスタのラッチアップ電流値JLソース挟まれたポリシリコンゲートの短辺の幅の逆数に略比例することで求まることを理論的に見出した(2) 高電圧印加した時、素子流れ電流MOSゲートから供給される電子飽和電流PNPトランジスタ増幅されることで決まるので、MOSゲート電子飽和電流一定値に制限し素子電流上記のラッチアップする電流値JL以下に制限することで、実質上ラッチアップを防止できることを見出した。 これにより世界で初めてラッチアップしないIGBT開発成功した。この技術用いて1985年大電流IGBTモジュール世界先駆けて製品化した。また、ノンラッチアップ構造基本特許国内および米国欧州取得しIGBT事業成功導いた1986年には1800Vの高耐圧IGBTシリコン直接接合技術用いて開発しIGBT耐圧化の目処立てた。 このノンラッチアップIGBT基本概念事実上の標準技術として世界のほとんどのIGBT採用されている。最近では6kVまでの高耐圧化が進みJR新幹線で高耐圧IGBT採用されGTO置き換える至った。 ノンラッチアップIGBT開発に対して2010年9月IEEE WILLIAM E. NEWELL POWER ELECTRONICS AWARD受賞。 3.パワー素子2次元デバイスシミュレータの開発 1980年代LSIMOSFET2次元デバイスシミュレータは世界各社開発されたが、パワー素子用の2次元シミュレータ電子正孔両方扱いバンドギャップの縮小フェルミ統計SRHオージェ再結合不純物濃度依存キャリア寿命効果等含め、かつ500V以上の電圧印可されるため数値計算収束性悪く実用化難しいとされた。従来ガウスの消去法で解くのは不可能とされた常識覆し係数行列効率的に直接反転して解くプログラム開発し世界で初めどのような条件下でも収束する2次元デバイスシミュレータの基本構造開発成功した。この結果1982年初めGTO2次元ターンオフ解析成功1983年にはIGBT設計適用しターンオフメカニズムを詳細に解析することで前述したようにノンラッチアップIGBT構造開発結び付けた。 さらに、直接法だけでは計算速度高速はないた反復解法組み合わせ反復法破綻したとき直接法用いること、および任意の外部回路計算ができるように外部回路シミュレータ結合することで1988年実用的パワー素子用のデバイスシミュレータTONADDE開発成功した。これによりパワー素子開発効率化促進した例えば、(1)1990年埋め込み酸化膜に電圧持たせることで高耐圧実現できる耐圧SOI技術検証(2)1993年IGBTにトレンチゲートを採用することで電子注入促進され電圧降下が下がるため4500VのトレンチIGBT(IEGT)が実現できることを理論的に予測した。これにより4500V IGBT事業化へとつながった。 4.高耐圧SOIパワーIC技術発明開発 CMOS技術多く素子1チップ上に集積できるが、100V以上の耐圧素子集積化するには向いていない。高耐圧素子素子分離するには誘電体分離があるがコストが高いという欠点があった。候補者空乏層電圧持たせる従来方式誘電体分離異なり空乏層だけでなく埋め込み酸化膜にも電圧分担させて高耐圧実現することで、トレンチ分離可能な薄いシリコン層で高耐圧実現できる新しい高耐圧SOI構造1986年考案し1990年論文発表した。これにより、サイリスタ動作する横型IGBT用いたインバータ回路トレンチ分離1チップ化が可能となり500V 1A3AインバータIC製品化した。現在ではこの方法によりPDPプラズマディスプレー駆動する200V耐圧PDPドライバIC車載ICなどが数社から製品化されている。 高耐圧SOI技術は高耐圧IC基本技術であり、1998年パワー素子国際学会ISPSDのISPSD AWARD受賞した。 5.パワーIC用横型DMOSの開発 BiCMOS制御回路に横型DMOSのパワー段を搭載した10Vから60V耐圧パワーIC近年車載用、民生用モータ制御電源オーディオICとして広く使われている。従来、これに搭載される横型DMOSは電流密度高くなる耐圧低下する欠点があった。中川パワーIC開発チーム率いてこの改善にあたり、同チーム1998年Adaptive Resurf技術(高抵抗ドリフト層の不純物濃度ドレイン側で高くする構造)を考案し大電流流れて耐圧劣化しない横型MOS構造世界で初め開発し特許取得した。この構造はBiCDパワーICとして製品化され、車載ブレーキシステムなど種々の分野パワーIC使われ世界的な標準技術になっている

※この「発明例」の解説は、「中川明夫」の解説の一部です。
「発明例」を含む「中川明夫」の記事については、「中川明夫」の概要を参照ください。

ウィキペディア小見出し辞書の「発明例」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「発明例」の関連用語

発明例のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



発明例のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、Wikipediaの中川明夫 (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS