2000年代後半 並列化の進展
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/06/13 06:57 UTC 版)
「CPU年表」の記事における「2000年代後半 並列化の進展」の解説
クロック周波数の急激な増大に伴い発熱と消費電力が増大の一途をたどり、マイクロアーキテクチャの複雑化とクロックの増大で性能を稼ぐ従来の方向性は行き詰まった。半導体回路の微細化につれてリーク電流が加速度的に増大し、単純に微細化を進めても電力消費と発熱がそれに見合うほど減らなくなった(デナード則の崩壊)。このため単一スレッドの実行速度は停滞気味となり、ハードウェアによる仮想化機能の搭載や、相対的に低いクロックでも高い性能を引き出しやすいSIMDの性能向上に力点が置かれた。 インテルとAMDで約2年ぐらいごとに行われていた新規のCPUコアの開発ペースも鈍化し、既存コアの改良に開発の重点が向けられる。なおインテルは、2007年に発表したコードネームPenrynより、ムーアの法則に続くモデルとして、CPUの製造プロセスとアーキテクチャを1年ごとに交互に進化させていく「チックタックモデル」を導入している。「消費電力あたりの性能」が重要視され、マルチコアCPUが普及する。パーソナルコンピュータ向けでは2コアが主流だが、サーバ向けCPUでは「UltraSPARC T1」のようにマルチコアとハードウェアマルチスレッディングによりワンチップで数十のスレッドを実行するCPUが現れる。 2005年1月 AMD Turion 64概要発表。 2005年2月 Cell 概要発表。ヘテロジニアスマルチコア。プレイステーション3に搭載されたものは、8コアで3.2GHz動作。 2005年5月 インテル Pentium DIntel VTと呼ばれるハードウェア仮想化機能をもつ。 2005年5月 AMD マルチコアOpteron第3世代のOpteron。 2005年6月 AMD Athlon 64 X2パソコン向けマルチコアCPU。 2005年6月 アップル、2006年よりMacintoshのCPUを徐々にPowerPCからIntel系へ変更することを発表。2006年1月10日にはIntel Coreを搭載したiMac Core DuoおよびMacBook Proを発表した。 2005年10月 P.A.Semi、PWRficient PA6Tを発表。64ビットマルチコアプロセッサ。2003年に設立された同社最初の製品で、2GHz動作時の消費電力は5W~13W。 Conexiumというチップ内独自独自のチップ内インターコネクトを採用し64ビットPowerPCコア、メモリコントローラ、PCI Express、10Gbit Ethernet(XAUI)などを統合。Macintoshへの採用を狙ったが、Intelへの転換で実現せず。P.A.Semiは2008年にアップルに買収され、設計チームはAppleシリコンの開発に転じている。 2005年11月 サン・マイクロシステムズ 、サーバ向けCPU UltraSPARC T1 発表。単一チップ上に8個のコアを持つ。それぞれのコアが4スレッドを実行可能で、最大32スレッドを実行。省電力技術「CoolThreads」搭載で消費電力約70Wを実現。 2005年11月22日 マイクロソフト、3コアPowerPC搭載のXbox 360を発売。 2006年1月 インテル Intel Core 発表。Pentium Mの後継となるマルチコアCPU。従来のPentium Mとは異なり、デスクトップパソコンもターゲットとした。 Coreマイクロアーキテクチャの採用は次代のCore2からとなる。 2006年4月 サン・マイクロシステムズ 、サーバ向けCPU UltraSPARC T2 発表。UltraSPARC T1を拡張し、1コアで8スレッドを実行可能とした。浮動小数点演算能力を大幅に増強したほか、整数演算能力も向上させた。 2006年7月 AMD、グラフィックチップメーカーのATI Technologiesを買収。CPUにGPUを統合する方向へ。 2006年7月 インテル Intel Core 2 発表。>P6+アーキテクチャを拡張してパイプライン数を増やし、さらに128ビット処理が可能な広バンド幅ALUを搭載した高IPC設計。Intel 64 搭載。従来デスクトップパソコン向けに提供されていたNetBurstアーキテクチャが予想以上の発熱と消費電力の増大で限界を迎えたため、Pentium Dをも置き換えるCPUとなった。 2006年10月 IBM 、サーバ向けCPU POWER6 を発表。コアごとに4MBの2次キャッシュ、毎秒75GBのメモリアクセス、65nmプロセスで4.5GHzを実現。POWERファミリでは初めてVMXを搭載した。 2006年11月11日 ソニー・コンピュータエンタテインメント、Cell 搭載のプレイステーション3発売。 2007年7月20日 Intelの次世代64ビットマイクロアーキテクチャNehalemの実働試作CPUを発表。あわせて32nm液浸リソグラフィによる試作ウエハと共に一般公開された。 2007年11月12日 インテル、45nmプロセスで製作された Intel Core 2 プロセッサ (コードネーム : Penryn)を発表。ハフニウムを使ったHigh-K絶縁膜・金属ゲートを初めて採用、Super Shuffleエンジン、ATA命令などを新たに搭載、Radix-16 dividerによる高速な除算を実現。 2007年11月19日 AMD K10マイクロアーキテクチャに基づいたデスクトップ用プロセッサ Phenomを発表した。Phenomのバリエーションにおいてはクアッドコアの他に、世界初の x86 トリプルコア採用 CPU Phenom 8000 シリーズが発売された。 2008年3月2日 インテル、低消費電力プロセッサ Intel Atom (コードネーム : Silverthorne)を発表。あえてアウトオブオーダー実行を採用せず、他方同時マルチスレッディングを採用するなど、消費電力と性能に関する取り組みに特徴がある。 2008年4月9日、サンと富士通は、UltraSPARC T2 Plus(コードネーム : Victoria Falls)発表。SMP対応機能が追加され、SMP構成で256ハードウェアスレッドをサポート。 2008年11月 インテル、Nehalemマイクロアーキテクチャを採用した第一世代Coreシリーズを発表。次世代64ビットマルチコアCPU。ハイパースレッディング・テクノロジーに対応。DDR3を採用した。 プロセスルールは45nm。 2009年1月8日 AMD、PhenomⅡを発表。45nm SOIプロセスを採用し、高クロック化やL3キャッシュの増量、TDPの改善を実現した。 2009年6月1日 AMD、ネイティブ6コアを搭載するOpteronを発表。新たにHT Assist(Hyper Transport Assist)が実装された。HT AssistはL3キャッシュ1MBを消費してCPU間でのキャッシュのプローブトラフィックを軽減し、 データベース処理等を高速化する機能である。 2009年8月25日 富士通、SPARC64 VIIIfxを発表。HPC向け8コアRISCプロセッサ。理化学研究所の「京」に搭載するために開発された。
※この「2000年代後半 並列化の進展」の解説は、「CPU年表」の解説の一部です。
「2000年代後半 並列化の進展」を含む「CPU年表」の記事については、「CPU年表」の概要を参照ください。
- 2000年代後半 並列化の進展のページへのリンク