マイクロアーキテクチャ
【英】micro-architecture
マイクロアーキテクチャとは、マイクロプロセッサにおける内部的な設計、構造などのことである。
マイクロアーキテクチャはプロセッサの回路的な構造を指すものである。これに対して、命令セットアーキテクチャ（ISA）は、プログラム的な仕様、設計を指す。
マイクロプロセッサの大手メーカーであるIntelが発表したマイクロアーキテクチャには、Pentium 4で採用された「NetBurst」、Intel Coreシリーズで採用された「Core」、Xeonを中心に採用されている「Nehalem」、Nehalemの後継として2010年現在開発中である「Sandy Bridge」などがある。
| マイクロプロセッサ： | プロセッサー プロセッサクーラー カラ割り マイクロアーキテクチャ マルチプロセッサシステム ロードシェアシステム タンデムシステム |
マイクロアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/10/23 17:24 UTC 版)
マイクロアーキテクチャ（英: microarchitecture、短縮形で μarch とも）とは、用語の生まれた当初としてはマイクロプログラム方式におけるコンピュータ・アーキテクチャという意味であった。内容は実質的には変わらないが、マイクロプログラム方式をとらないプロセッサも増えた現在では、命令セットアーキテクチャより下位の、実装におけるアーキテクチャ、を指してそう呼んでいる。
- ^ 英語: computer organization
- ^ Phillip A. Laplante (2001). Dictionary of Computer Science, Engineering, and Technology. CRC Press. pp. 94–95. ISBN 0849326915
- ^ William F. Gilreath and Phillip A. Laplante (2003). Computer Architecture: A Minimalist Perspective. Springer. pp. 5. ISBN 1402074166
- ^ Sivarama P. Dandamudi (2003). Fundamentals of Computer Organization and Design. Springer. pp. 5. ISBN 038795211X
- ^ a b John L. Hennessy and David A. Patterson (2003). Computer Architecture: A Quantitative Approach (Third Edition ed.). Morgan Kaufmann Publishers, Inc. ISBN 1558605967
- ^ 英: chip-level multiprocessing
- 1 マイクロアーキテクチャとは
- 2 マイクロアーキテクチャの概要
- 3 マイクロアーキテクチャの設計概念
- 4 関連項目
マイクロアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/11/05 10:03 UTC 版)
「コンピュータ・アーキテクチャ」の記事における「マイクロアーキテクチャ」の解説
さらに下位でのより具体的なシステムに関する記述であり、ISAを実装するためにシステムの構成部品をどのように接続し、それらがどのように相互にやりとりするかを示す。例えば、（内蔵の1次）キャッシュの大きさは、ISAには通常何の関係もないが、その下位レベルの実装においては重要な問題である。
※この「マイクロアーキテクチャ」の解説は、「コンピュータ・アーキテクチャ」の解説の一部です。
「マイクロアーキテクチャ」を含む「コンピュータ・アーキテクチャ」の記事については、「コンピュータ・アーキテクチャ」の概要を参照ください。
マイクロアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2019/06/01 23:23 UTC 版)
「レジスタファイル」の記事における「マイクロアーキテクチャ」の解説
レジスタファイルは複数の書き込みポートが同時に同じ箇所に書き込まれた場合の対策をとっていない。代わりに、命令スケジューリングを行うハードウェアが、一サイクルで一つの命令しか一箇所に書き込めないことを保証する。同じレジスタを書き込み対象とする複数の命令が発行されると、一つの命令以外は書き込めないようにする。 セルを構成する二つのインバータが書き込み後静定するには一定の時間がかかるので、その間読み出しの操作には時間がかかるか、あるいは壊れたデータを返す可能性がある。このため、書き込まれたデータを読み出しポートに転送するバイパス回路を持ち、読み書きが同時に行われた場合に備えるのが一般的である。 レジスタファイルはデータパスの間隔と一致している。間隔を合わせることで、データパスの曲がり角にバスを配置しなくてもすむ。しかし、全てのユニットが同じ幅を持たなければならず、データパス中の各ユニットの幅は、最も広いものに合わせることになり、それ以外のユニットでは無駄な面積を消費する。レジスタファイルは書き込みポートのビットごとに2本の線があるため、また全てのビット線は各ビットセルに接続されている必要があるため幅広であり、この幅がデータパスの間隔を決定することが多い。 一つのデータパス上に複数のユニットが存在する場合には、二つのデータパスを隣接させ、通常のデータパスよりも狭い間隔のビット間隔を持たせることにより面積を節約することができる。この場合、レジスタファイルのコピーがデータパスごとに必要になる。 Alpha 21264 (EV6) は、整数のレジスタファイルを二つ複製して持っており、互いにデータをコピーするためのサイクルが存在し、命令発行のロジックによって二つのレジスタファイル間でデータ転送する回数を削減するようにしていた。またMIPS R8000 の浮動小数点ユニットも浮動小数点レジスタファイルを二つ複製して持ち、それぞれ4つの読み込みポートと4つの書き込みポートと備え、書き込みは二つのレジスタファイルに同時に行われるようになっていた。 レジスタ・リネーミングを行うプロセッサでは、各機能ユニットが物理レジスタの一部に対して書き込むように割り当てることができる。これによって、ビットごとに複数のポートを持たせる必要がなくなり、面積を大きく節約することができる。その結果、レジスタファイルは複数レジスタファイルに対して一つの書き込みポートを持つものになる。この技術はレジスタ間の複製や読み出しポートのサブセット化の部分で利点があり、究極的には各機能ユニットに書き込み１つ、読み込み２つのレジスタファイルを配置することになる。少数のポートを持つレジスタファイルの大半はトランジスタなので、この方法を極限まで推し進めることが最善ではないが、それでも有用である。 SPARC命令セットアーキテクチャはレジスタ・ウィンドウを定義しており、アーキテクチャ上の5bitのレジスタ名が、より数百エントリーのレジスタファイルの一部であるウインドウ示す。 数百エントリーものマルチポートのレジスタファイルは非常に大きな面積を必要とする。レジスタウィンドウは 16 レジスタずつスライドし、アーキテクチャ上のレジスタ名が大きな配列内の少数のレジスタのみ示すようになっている。たとえば、アーキテクチャ上のレジスタ r20 は、ウィンドウが7つであれば物理レジスタ#20, #36, #52, #68, #84, #100, #116 を指す可能性がある。 面積を節約するため、SPARC の実装では、レジスタファイルが 32 エントリーのものあり、各セルは7つのビットを持っている。外部のポートからは一つしか読み出すことはできないが、その内容を回転させることができ、1サイクルでレジスタウインドウを動かすことができる。この変化を及ぼすために使用される信号線の大半は局所的なものであるため、わずかな電力で大きなバンド幅を達成することができる。 同様の技法がR10000のレジスタリネーミング用の割り当てファイルにも用いられている。この場合には、各物理レジスタが6bitの仮想レジスタの番号を格納する。このリネーミングファイルでは、分岐予測が誤っていた場合でも、古いリネーミングの状態を1サイクルで復帰できるよう(レジスタ・リネーミング参照)、分岐が発生するごとにリネーミング状態がチェックされる。
※この「マイクロアーキテクチャ」の解説は、「レジスタファイル」の解説の一部です。
「マイクロアーキテクチャ」を含む「レジスタファイル」の記事については、「レジスタファイル」の概要を参照ください。
マイクロアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/10/09 20:36 UTC 版)
「Graphics Core Next」の記事における「マイクロアーキテクチャ」の解説
2016年1月時点で、命令セット "Graphics Core Next" と一貫して呼ばれるマイクロアーキテクチャのファミリーは3つのイテレーション（世代）があると見られる。命令セットの面においてはその違いはかなり小さく、マイクロアーキテクチャはお互いにあまり違いはない。
※この「マイクロアーキテクチャ」の解説は、「Graphics Core Next」の解説の一部です。
「マイクロアーキテクチャ」を含む「Graphics Core Next」の記事については、「Graphics Core Next」の概要を参照ください。
マイクロアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/05/14 04:44 UTC 版)
「Intel Atom」の記事における「マイクロアーキテクチャ」の解説
Atomでは以下のマイクロアーキテクチャが使われる。 インテル チック・タックモデルのように、機能強化を図る世代と単にシュリンクする世代を交互に繰返すという計画が発表されていたが、実際はそのようには推移していなく、Silvermont で機能強化が行われた。 名称プロセスルール採用特徴Bonnell(ボンネル)45 nm Diamondville, Menlow, Pine Trail, Moorestown, Oak Trail In Order型、最大2コア、SSSE3 Saltwell(ソルトウェル)32 nm Cedar Trail, Centerton, Briarwood, Medfield, Clover Trail, Clover Trail+ Silvermont(シルバーモント)22 nm Avoton, Rangeley, Bay Trail, Merrifield, Moorefield Out of Order型、最大8コア、AES-NI、SSE 4.2、HTTなし Airmont(エアーモント)14 nm Braswell, Cherry Trail Goldmont(ゴールドモント)Apollo Lake, Denverton 3命令同時デコード、最大16コア、MPX Goldmont Plus(ゴールドモントプラス)Gemini Lake, Gemini Lake Refresh 4命令同時発行、SGX Tremont(トレモント)10 nm Snow Ridge, Elkhart Lake, Jasper Lake, Lakefield 6命令同時デコード、最大24コア Gracemont(グレイスモント)Intel 7 Alder Lake AVX、AVX2 2016年5月にGoldmontに基づくスマートフォン/タブレット向けのBroxtonの廃止が発表になり、タブレットPC向けのWillow Trailも廃止になり、Joule は発表から10ヶ月で製造終了した。
※この「マイクロアーキテクチャ」の解説は、「Intel Atom」の解説の一部です。
「マイクロアーキテクチャ」を含む「Intel Atom」の記事については、「Intel Atom」の概要を参照ください。
マイクロアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/11/19 08:53 UTC 版)
「POWER1」の記事における「マイクロアーキテクチャ」の解説
POWER1は32ビットのスーパースケーラのマイクロプロセッサである。固定小数点演算ユニット(ALU、FXU、演算装置を参照)、ブランチユニット(BPU)、FPUの3つの主要な実行ユニットにより構成される。POWER1は32ビットの物理アドレスを持つ32ビットCPUだが、その仮想アドレスは52ビット長である。この広いアドレス空間は、各アプリケーションが4ギガバイト(GB)のアドレス範囲を持つ事を可能とする、アプリケーションの性能のために選択された。
※この「マイクロアーキテクチャ」の解説は、「POWER1」の解説の一部です。
「マイクロアーキテクチャ」を含む「POWER1」の記事については、「POWER1」の概要を参照ください。
マイクロアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/03/17 05:15 UTC 版)
「UltraSPARC」の記事における「マイクロアーキテクチャ」の解説
UltraSPARCは、命令を順番に実行する (イン・オーダー実行) 4-issueスーパースカラーマイクロプロセッサである。 9段階の整数パイプラインがある。
※この「マイクロアーキテクチャ」の解説は、「UltraSPARC」の解説の一部です。
「マイクロアーキテクチャ」を含む「UltraSPARC」の記事については、「UltraSPARC」の概要を参照ください。
固有名詞の分類
| 学問 | 水文学 一般相対性理論 マイクロアーキテクチャ 固体化学 放射線医学 |
| マイクロプロセッサ | 黄金戦士 MOS 8502 マイクロアーキテクチャ Intel 80387 Cyrix Cx486SLC |
- マイクロアーキテクチャのページへのリンク
