DDR3

IT用語辞典バイナリ

DDR3 SDRAM

フルスペル：Double Data Rate 3 Synchronous Dynamic Random Access Memory
読み方：ディーディーアールスリーエスディーラム
別名：DDR3

DDR3 SDRAMとは、DDR SDRAMの規格のうち、1度に8ビットのデータを扱い、それによってDDR2 SDRAMの2倍のデータ転送速度を実現する規格の総称である。

DDR SDRAMは1度のやり取りで2ビットのデータを扱い、DDR2 SDRAMでは4ビット分のデータにアクセスするのに対して、DDR3 SDRAMは1度に8ビット分のデータにアクセスできる。これにより、より高速にデータ転送を行える。また、DDR2 SDRAMに比べてより低い電圧で動作するため、消費電力や発熱も抑えることができる。

DDR3 SDRAMには、クロック周波数の違いによって複数の規格が存在する。規格の例としてDDR3-800、DDR3-1066、DDR3-1333などを挙げることができる。

半導体メモリのほかの用語一覧

RAM：	DDR266  DDR400  DDR2 SDRAM  DDR3 SDRAM  DRAM  DDR SDRAM  DDR2-1000

>>RAMカテゴリの他の用語

ウィキペディア

DDR3 SDRAM

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/07/16 00:27 UTC 版)

DDR3 SDRAM
Double Data Rate 3 Synchronous Dynamic Random-Access Memory

Type of RAM
4 GB PC3-12800 ECC DDR3 DIMM
開発元	JEDEC
タイプ	SDRAM
世代	3rd generation
発売日	2007年 (2007)
規格	DDR3-800 (PC3-6400) DDR3-1066 (PC3-8500) DDR3-1333 (PC3-10600) DDR3-1600 (PC3-12800) DDR3-1866 (PC3-14900) DDR3-2133 (PC3-17000)
クロックレート	400–1066 MHz
電圧	Reference 1.5 V
前世代	DDR2 SDRAM (2003)
次世代	DDR4 SDRAM (2014)

PC3-10600 DDR3 SO-DIMM (204 pins)

DDR3 SDRAM (Double-Data-Rate3 Synchronous Dynamic Random Access Memory) は半導体集積回路で構成されるDRAMの規格の一種である。

2007年頃からパーソナルコンピュータの主記憶装置などに用いられるようになり、2010年後半まで市場の主流として各種デバイスで用いられた。スマートデバイスなどの組み込み向けとしても、2013年以降の高性能品（ARM Cortex-A15など）に使われるようになった。インテルはNehalemマイクロアーキテクチャ（2008年）から使用している。

規格の概要

DDR3 SDRAMの規格として以下が定義されている。 DDR3 SDRAMのメモリにはチップ規格とモジュール規格の2つの規格が存在している。チップ規格はメモリチップの最大動作周波数を、モジュール規格はメモリモジュールの最大転送速度を示す^[1]。 8ビットずつのプリフェッチ（prefetch, CPUがデータを必要とする前に、メモリから先読みして取り出す）機能をそなえ、データ転送最大速度は理論上DDR2 SDRAMの2倍である。

また、動作電源電圧は、DDR SDRAMの2.5V/2.6V、DDR2 SDRAMの1.8Vに対し、DDR3 SDRAMは1.5V、DDR3L SDRAMは1.35V動作となっており、より一層の消費電力の低減、低発熱が実現されている。

2005年に、主にパーソナルコンピュータやサーバのメインメモリ用の規格として策定され、2007年から市場に出回り始めた^[2]。DDR3 SDRAMに最初に対応したチップセットは、インテルでは2007年中頃にリリースされた3 Seriesチップセット、AMDでは2009年第1四半期にリリースされたSocket AM3である。インテルの場合、主に Core i シリーズのCPU世代から主流になったメモリ規格である。DDR3-1333×2 (21.3GB/s）や DDR3-1066×3 (25.6GB/s) という組み合わせから始まった。

発売当時はDDR2 SDRAMの値ごなれが進んでおり、それとの価格差が大きかったため^[3]、当初DDR3専用だったインテルプラットフォーム用チップセットも、結局DDR2 SDRAMにも対応した。2010年にはIntel Core i7の登場（内蔵のメモリーコントローラがDDR3専用）や、AMDのSocket AM3の登場もあり、DDR3とDDR2の価格差は小さくなった。^[4]

2012年には低電圧・低消費電力仕様のLPDDR3が発表され、2013年頃からLPDDR3を内蔵したSoCを搭載したスマートフォンやタブレットコンピュータが市場に出回りはじめている。

後継として、DDR4 SDRAMが予定されており、2015年ごろから市場に出回ると予想され^[5]、2017年にはDDR4が市場シェア50%を越え世代交代が進んでいった。

なお、VRAM用のGDDR3と混同されやすいが別の規格であり、互換性はない。

レイテンシ

典型的なSDRAMモジュールへのアクセスレイテンシを比較すると、JEDEC準拠のDDR2デバイスはCL=5、5-5-5-15であったが、DDR3標準では、DDR3-1066(CL=7、7-7-7-20)、DDR3-1333(CL=9、9-9-9-24)、DDR3-1600(CL=11、11-11-11-28)である。

DDR3のレイテンシの数値はDDR2より大きい。それはI/Oバスのクロックサイクルがより短いからである。実際の時間間隔はほぼ13 nsと、DDR2のレイテンシと似通っている。新しいプロセスルールで製造されるDDR3はさらに改善が見込まれる。

以前のメモリ世代と同じように、初期のバージョンのリリースの後に、より速いDDR3メモリも利用可能になった。 DDR3-2000メモリは9-9-9-28レイテンシ(9ns)がIntel Core i7が間に合うようリリースされた^[6]。 CASレイテンシの9とは1000MHz(DDR3-2000)において9nsであり、CASレイテンシ9の667MHz(DDR3-1333)は13.5nsである。

例:

(CAS / DATA RATE) * 2000 = X ns

(9 / 1333) * 2000 = 13.5 ns

拡張機能

インテルは拡張メモリプロファイル(eXtreme Memory Profile) (XMP) の仕様を2007年3月23日に公式に発表した。これはDDR3 SDRAMにおける伝統的なJEDEC SPD仕様に対して、オーバークロック動作のためのプロファイルを追加する規格である。^[7]

メモリモジュール

JEDEC標準モジュール

チップ規格	モジュール規格	メモリクロック (MHz)	バスクロック (MHz)	転送速度 (GB/秒)	データ転送速度 （サイクル） (MHz)	データ転送速度 （転送回数） (MT/秒)	モジュールのデータ転送速度 （64ビットデータ=8バイト（B）（1バイト＝8ビット）） （MB = $10^{6}$ 78/108 ball FBGAパッケージのトップビューピンレイアウト(左からx4/x8/x16デバイス) それぞれのピンの機能について説明する。 CK,CK# クロック信号 (Clock)。DDR3 SDRAMが動作する基準であるタイミング決定を行う差動クロックを入力する。CKの上がりエッジとCK#の下がりエッジの交点を基準にアドレスやコマンドを受け取り、CKとCK#の交点を基準にデータ出力を行う。 CKE クロックイネーブル信号 (Clock Enable)。デバイスの入出力信号に対してクロックが有効か無効かを決定する。CKE入力がハイでクロックを有効、ローでクロックを無効になる。プリチャージパワーダウン (Precharge Power Down),セルフリフレッシュ (Self Refresh) またはアクティブパワーダウン (Active Power Down) 時にはCKEをローにする。 CS# チップセレクト信号 (Chip Select)。CS# ローでコマンド入力は有効、CS#がハイでコマンド入力は無効。ただし動作中のコマンドはCS#をハイにしても継続する。 ODT オンダイターミネーション信号 (On Die Termination:ODT)。ODTがハイで内蔵する終端抵抗が有効になる。ODTはDQ, DQS, DQS#, DMTDQS# NUDQS#のみ供給され、それ以外の入力ピン (CKE, CS#, RAS#, CAS#, WE#, ODT, RESET#, BA0-BA2 A0-A13) には供給されない。 RAS#,CAS#,WE# ロウアドレスストローブ信号 (Row Address Strobe:RAS), カラムアドレスストローブ信号 (Column Address Strobe:CAS), およびライトイネーブル信号(Write Enable:WE)。DDR3 SDRAMの動作を決定するコマンドを入力する（後述のコマンド一覧参照）。 DM(DMU DML) データマスク信号 (Data Mask:DM)。ライト動作時、ハイのときのデータ入力はマスクされデバイスへ書き込まれない。x8デバイスでTDQSを有効にした場合、TDQSとして動作する (DMは無効)。 BA0-BA2 バンクアドレス信号 (Bank Address)。 アクティブコマンド (Active) 時にリード/ライトするバンクを選択する。モードレジスタ (Mode Register) の種類 (MR0～MR3) を選択するためにも利用される。 A0-A13 アドレス信号 (Address)。メモリアレイの読み書きしたいセル位置を特定するアドレスを入力する。 アクティブコマンド入力時にロウアドレス、リード/ライトコマンド入力時にバースト動作の先頭カラムアドレスを選択する。モードレジスタ設定にも用いられる。 A10/AP オートプリチャージ信号 (Auto Precharge)。リード/ライトコマンド時に指定するカラムアドレスはA0-A9,A11,A13で指定する。そのためリード/ライトコマンド入力時のA10はアドレス入力に使わない。代わりにA10はリード/ライト後にアクセスしているバンクに対して オートプリチャージを行うか(A10をハイ)、行わないか(A10 ロー)を指定するために用いられる。またプリチャージコマンド入力時にA10はプリチャージの対象バンクの選択に用いられる。A10 ローのときプリチャージはバンク一つに対してのみ行い、A10をハイのときプリチャージは全てのバンクに対して行われる。プリチャージの対象バンクはバンクアドレスで選択する。 A12/BC# バーストチョップ (Burst Chop:BC) 信号。リード/ライトコマンド入力時バースト動作を4データ分で中断する（バーストチョップする）か (A12 ロー)、行わないか (A12をハイ) を選択する。 RESET# リセット信号 (RESET)。リセットピンにローを入力するといつでもデバイスはリセット動作を行う。リセットピンがハイのときは何も行わない。通常動作中はリセットピンは安定してハイを維持する必要がある。リセットピンはCMOSレールトゥレール (Rail to Rail:ハイ/ローの電圧幅いっぱいに振る信号) で電源電圧VDDとグランド電圧VSSに対して80%でハイ、20%でローとなる。例えばVDDが1.5Vの場合は1.2Vでハイ、0.3Vでローとなる。 DQ データ信号。データの入出力を行う。 DQS DQS# データストローブ信号 (Data Strobe)。データのリード/ライト のタイミングを指定する差動ストローブ信号。ライト時、DQSとDQS#の交点をデータウインドウの中心を打ち抜くタイミングで信号を入力する。リード時、DQS、DQS#のエッジはデータエッジと揃う。 TDQS TDQS# ターミネーションデータストローブ (Termination Data Strobe)。x8 DRAMのみ有効。モードレジスタ (Mode Register) MR1でTDQS機能を有効にした場合、TDQS/TDQS#はDQS/DQS#に対する終端抵抗を提供する。TDQS機能が無効の場合、TDQSはデータマスクとして動作する。TDQS#は使用されない。 NC 未接続 (Non Connection)。 VDD 電源供給。 VSS グランド。 VDDQ DQ用の電源供給。 VSSQ DQ用のグランド。 VREFDQ DQ用参照電圧(Vref)供給。 VREFCA コマンド・アドレス用参照電圧 (Vref) 供給。 ZQ ZQキャリブレーション (ZQ Calibration) 用参照電圧 (Vref) 供給。ZQピンは外部抵抗RZQ (240Ω±1%) を介してGNDに接続する。 コマンドとオペレーション 「DDR3_SDRAMにおけるコマンドとオペレーション」を参照 電流スペックと測定条件 「DDR3_SDRAMにおける電流スペックと測定条件」を参照 機能概略 DDR3 SDRAM コンポーネント 非同期RESETピンの導入[11] システムレベルフライト時間補正のサポート On-DIMMミラーフレンドリーなDRAMのピンアウト CWL(CASライトレイテンシ) per clock ピンの導入 On-die I/O キャリブレーションエンジン READおよびWRITEキャリブレーション DDR3 モジュール Fly-by command/address/control bus with on-DIMM termination 精密なキャリブレーションレジスタ 後方非互換性 DDR3モジュールはDDR2ソケットにかみ合わない; DIMMモジュールやマザーボードにダメージを与えかねないため[12] DDR2に対する長所 広帯域によるパフォーマンスアップ。1600MT/sまで標準化される ナノ秒レベルでレイテンシが改善される 低消費電力でより高いパフォーマンスを発揮する（ノートパソコンではバッテリー稼働時間の向上が見込める） 低消費電力に対する拡張機能 DDR2に対する欠点 一般的に、広帯域化、高クロック化すると消費電力が増大する。ただしDDR2→DDR3間に関しては高帯域化と同時に駆動電圧が引き下げられているため、全体としてほぼ同水準といえる。 市場に対する進出 2007年に開始されたDDR3であるが、インテルのブレインであるCarlos Weissenbergは2008年8月ロールアウト時の講演で、2009年終わりもしくは2010年初期までDDR2の需要に追いつかないだろうと語った[13] （同じ見通しは市場調査会社DRAMeXchangeが１年早い2007年4月に発表している[14]）。 DDR3の採用の増加は、新しいAMD Phenom IIおよびIntel Core i7プロセッサによる。これらはメモリコントローラーを内蔵しており、前者はDDR3を推奨し、後者は必須である。 2009年1月のIDCではDDR3の販売が2009年のDRAM市場の29％を占め、2011年には72％になるだろうとしている[15]。 上位規格 「DDR4 SDRAM」を参照 2008年サンフランシスコで開催されたIntel Developer Forumで明らかにされた話では、DDR3の上位規格はDDR4であろうとのことであった[16]。現在設計段階であり、2012年にリリースされ、リリースされたときには1.5Vで動作するDDR3に比べ1.2Vもしくはそれ以下で動作するであろう[17][18]。毎秒20億回のデータ転送が行えるだろうとした。 脚注 ^ Incept Inc.. “DDR3とは 【Double Data Rate 3】 (DDR3 SDRAM) - 意味/解説/説明/定義 ： IT用語辞典”. 2010年5月20日閲覧。 ^ AKIB PC Hotline! (2007年4月28日). “初のDDR3 DIMMが発売に、次世代チップセットに対応”. 2010年5月19日閲覧。 ^ PC Watch (2007年6月28日). “CPU、HDD、メモリ相場情報（秋葉原 '08/6 第4週)”. 2010年5月19日閲覧。 ^ PC Watch (2010年5月15日). “CPU、HDD、メモリ相場情報（秋葉原 '10/5 第3週)(メモリ) - Core i5-680が発売、2.5インチ640GBが8,000円割れ”. 2010年5月19日閲覧。 ^ DDR4 not expected until 2015 - SemiAccurate ^ Shilov, Anton (2008年10月29日). “Kingston Rolls Out Industry’s First 2GHz Memory Modules for Intel Core i7 Platforms”. Xbit Laboratories. 2008年11月2日閲覧。 ^ “Intel Extreme memory Profile (Intel XMP) DDR3 Technology”. 2012年9月14日閲覧。 ^ DDR3 SDRAM STANDARD | JEDEC ^ Elpida goes green with development of 50nm process DDR3 SDRAM ^ [1] Hewlett-Packard. Memory technology evolution: an overview of system memory technologies, page 18. ^ “DDR3 SDRAM 新機能の説明” (PDF). エルピーダメモリ (2009年3月1日). 2010年5月27日閲覧。 ^ “DDR3: Frequently Asked Questions” (PDF). 2009年8月18日閲覧。 ^ “IDF: "DDR3 won't catch up with DDR2 during 2009"”. pcpro.co.uk (2008年8月19日). 2009年6月17日閲覧。 ^ Bryan, Gardiner (2007年4月17日). “DDR3 Memory Won't Be Mainstream Until 2009”. extremetech.com. http://www.extremetech.com/article2/0,2845,2115031,00.asp 2009年6月17日閲覧。  ^ Salisbury, Andy (2009年1月20日). “New 50nm Process Will Make DDR3 Faster and Cheaper This Year”. maximumpc.com. 2009年6月17日閲覧。 ^ DDR4 PDF page 23 ^ Looking forward to DDR4 ^ DDR3 successor 関連項目 デュアルチャネル トリプルチャネル クアッドチャネル デバイス帯域幅の一覧 外部リンク JEDEC （英語） ハイニックス半導体 (Hynix Semiconductor) （英語） 華亜科技 (Inotera memories) （英語） 南亜科技 (Nanya Technology) （英語） エルピーダメモリ株式会社 (Elpida Memory, Inc.) 力晶半導体 (Powerchip Semiconductor Corp.) （英語） キマンダ (Qimonda AG) （英語） サムスン電子 (Samsung Electronics) （英語） マイクロン・テクノロジー (Micron Technology) （英語） 表 話 編 歴 DRAMの種類 非同期 FPM RAM EDO RAM 同期 SDRAM DDR SDRAM DDR2 SDRAM DDR3 SDRAM DDR4 SDRAM DDR5 SDRAM LPDDR（モバイル用DDR） Fast Cycle DRAM（英語版）（FCRAM） eDRAM RLDRAM（英語版） HBM HBM2 HBM3 Hybrid Memory Cube（英語版） グラフィック VRAM WRAM MDRAM SGRAM GDDR DDR2 GDDR3 GDDR4 DDR3 GDDR5 GDDR6 ラムバス RDRAM XDR DRAM XDR2 DRAM（英語版） モジュール SIMM DIMM SO-DIMM UniDIMM（英語版） CAMM リスト DRAMスケジュール SDRAMスケジュール 帯域幅 トランジスタ数 英和和英テキスト翻訳 >> Weblio翻訳 英語⇒日本語日本語⇒英語    >> 「DDR3」を含む用語の索引  DDR3のページへのリンク 辞書ショートカット 1 IT用語辞典バイナリ 2 ウィキペディア カテゴリ一覧 全て ＋ ビジネス ＋ 業界用語 ＋ コンピュータ ＋ 電車 ＋ 自動車・バイク ＋ 船 ＋ 工学 ＋ 建築・不動産 ＋ 学問 ＋ 文化 ＋ 生活 ＋ ヘルスケア ＋ 趣味 ＋ スポーツ ＋ 生物 ＋ 食品 ＋ 人名 ＋ 方言 ＋ 辞書・百科事典 すべての辞書の索引 あいうえお かきくけこ さしすせそ たちつてと なにぬねの はひふへほ まみむめも やゆよ らりるれろ わをん がぎぐげご ざじずぜぞ だぢづでど ばびぶべぼ ぱぴぷぺぽ ＡＢＣＤＥ ＦＧＨＩＪ ＫＬＭＮＯ ＰＱＲＳＴ ＵＶＷＸＹ Ｚ １２３４５ ６７８９０ 記号 Weblioのサービス 英会話コラム Weblio英会話 英語の質問箱 語彙力診断 スピーキングテスト 「DDR3」の関連用語 1 DQ ウィキペディア小見出し辞書 96% ||||| 2 NC ウィキペディア小見出し辞書 96% ||||| 3 VDDQ ウィキペディア小見出し辞書 96% ||||| 4 VDD ウィキペディア小見出し辞書 96% ||||| 5 VREFCA ウィキペディア小見出し辞書 96% ||||| 6 VREFDQ ウィキペディア小見出し辞書 96% ||||| 7 VSSQ ウィキペディア小見出し辞書 96% ||||| 8 VSS ウィキペディア小見出し辞書 96% ||||| 9 GT 640 ウィキペディア小見出し辞書 78% ||||| 10 ZQ ウィキペディア小見出し辞書 78% ||||| DDR3のお隣キーワード DDR2-800 DDR2-900 DDR200 DDR266 DDR266A DDR266B DDR3 DDR3 SDRAM DDR3 SDRAMにおけるコマンドとオペレーション DDR3 SDRAMにおける電流スペックと測定条件 DDR3-1066 DDR3-1333 DDR3-1600 検索ランキング 英和和英テキスト翻訳 >> Weblio翻訳     英語⇒日本語 日本語⇒英語     DDR3のページの著作権 Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。     Copyright © 2005-2025 Weblio 辞書 IT用語辞典バイナリさくいん。 この記事は、IT用語辞典バイナリの【DDR3 SDRAM】の記事を利用しております。 All text is available under the terms of the GNU Free Documentation License. この記事は、ウィキペディアのDDR3 SDRAM (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。 ビジネス｜業界用語｜コンピュータ｜電車｜自動車・バイク｜船｜工学｜建築・不動産｜学問 文化｜生活｜ヘルスケア｜趣味｜スポーツ｜生物｜食品｜人名｜方言｜辞書・百科事典 ご利用にあたって ・Weblio辞書とは ・検索の仕方 ・ヘルプ ・利用規約 ・プライバシーポリシー ・サイトマップ 便利な機能 ・ウェブリオのアプリ ・画像から探す お問合せ・ご要望 ・お問い合わせ 会社概要 ・公式企業ページ ・会社情報 ・採用情報 ウェブリオのサービス ・Weblio 辞書 ・類語・対義語辞典 ・英和辞典・和英辞典 ・Weblio翻訳 ・日中中日辞典 ・日韓韓日辞典 ・フランス語辞典 ・インドネシア語辞典 ・タイ語辞典 ・ベトナム語辞典 ・古語辞典 ・おすすめのプログラミングスクール情報「Livifun」 ©2025 GRAS Group, Inc.RSS      ログイン ※半角英数字、6文字以上、32文字以内で入力してください ログイン パスワードを忘れた方はこちらから 別サービスのアカウントで登録・ログイン アカウントをお持ちでない方 新規会員登録（無料）