CPUの性能向上のための他の方法とは? わかりやすく解説

Weblio 辞書 > 辞書・百科事典 > ウィキペディア小見出し辞書 > CPUの性能向上のための他の方法の意味・解説 

CPUの性能向上のための他の方法

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/02/28 07:19 UTC 版)

RISC」の記事における「CPUの性能向上のための他の方法」の解説

一方でCPU性能向上する技術導入されていった1980年代初頭既存設計技法限界来ていると考えられていた。将来性能向上は半導体プロセス進歩依存するしかないが、それが限界達すということはつまりチップ上の機能削減するということである。チップ複雑性そのままであるが、チップ面積縮小することで動作周波数上げることができる。通信リンクを組み込んだ並列コンピューティング研究少なからぬ投資が行われた。高速チップ作る代わりにたくさんのチップ並べ、処理すべき問題分割してチップ割り当てるのである。 しかし、当初恐れ杞憂であった1980年代後半にはCPU性能向上させるいくつかの技術導入された。ひとつは、1960年代よりメインフレーム用など高価なCISCCPU採用されていた技術であるが、命令の処理を複数ステップ分割する命令パイプラインや、その効果高め分岐予測などである。これにより、複数命令それぞれ別の処理ステージ同時に実行することで命令並列実行実現するのである一般的なプロセッサは、命令読み込みデコード(解釈)し、必要ならばデータメモリから取ってきて、実際の処理を実行し結果指定された場所に格納するパイプラインという手法生まれたのは、命令読み込んだら、その命令の処理の完了待たず次の命令読み込むことができるという洞察からであったそうすると後続命令読み込んでいる一方で先行命令デコードすることが可能となり、そして、次のサイクルでは実行デコード命令読み込み三つとなり、実質的に複数命令並行して処理されていることになる。個々命令を見ると、処理の完了までに数サイクルかかっていて決し高速ではない(レイテンシ短縮しない)が、次の命令との関係を見れば順次命令実行され、1サイクル毎に命令実行終了していくことになる(スループットは高い)。これにより高速システムができ、プロセッサ内の資源効率的に利用されるもうひとつ解決法は処理ユニットプロセッサ内に複数装備し複数演算同時に行うスーパースケーラプロセッサの概念である。連続して読み込んだ複数命令を、複数の処理ユニット同時に投入して並列処理を行う。ただし、ある命令実行するためには前の命令実行結果用いる(依存性がある)場合がしばしばあり、常にこの方法で性能向上できるとは限らないパイプライン導入したスーパースケーラ化する手法は、単純なRISCアーキテクチャ設計に、調停機能や複数のデータパス、パイプラインレジスタを追加して性能を向上させようというものであるCISCでは複雑な命令実装して、これにより一挙に複数の処理を行うことで性能高めようとするのと対照的である。チップ面積有限なので、性能上のための仕組み追加するためには何かを削らなくてはならないが、基本的なRISCアーキテクチャCPUは非常に単純で面積小さく追加機能実装する面積確保するうえで非常に好都合だった初期のRISC性能低かったが、これらの設計手法取り入れることによって1980年代後半にはCISC大きく引き離す性能達成した半導体プロセス進歩によってこれらの手法をCISC導入できるようになるには1990年代初頭PentiumPentium Proまで待たねばならなかった。 RISCチップはそのコア実現するのに必要なトランジスタ数が少なくて済むため、以下のような様々な機能要求チップ取り入れることができた。 レジスタセット容量増加 内部並列性向上させるための調停機巨大なキャッシュ追加 マイクロコントローラ向けのI/Oタイマ追加 ベクタープロセッサ (SIMD命令) の追加 何も付加しないで、低電力化小型化指向する RISCデザイン一般的な特徴以下の通りである。 固定命令語長統一されビットフィールド設計 ビットフィードの構造可能な限り統一し、オペコード・オペランドが常に同じビット配置される様にして、命令デコード高速行え様にする レジスタ基本的に全て同等汎用である コンパイラレジスタ変数割り当てを行うさいに制約がなく、コンパイラ実装容易になる。ただし、整数用と浮動小数点数レジスタ基本的に区別される 単純なアドレッシングモード オペランドとして指定したレジスタポインタとしてメモリアクセスに使用したり、レジスタ値にオフセット加えて実効アドレスを得るモードを持つ。それより複雑なアドレッシングは、演算命令組み合わせて実効アドレス算出した結果レジスタ入れて使用するハードウェアサポートするデータ型少な例えば、CISCは文字列やビットストリングを扱う命令備えたり、多項式とか複素数を扱うものもあった。そのような命令RISCには見受けられない。なお、最新アーキテクチャではSIMD命令向けに、複数の値をパックしたデータ形式サポートするRISCハーバード・アーキテクチャ実現したものとも言われる概念的に命令コードフローデータフロー分離されいるからである。これによって、命令キャッシュデータキャッシュ同時にアクセスすることができ、性能向上に寄与する初期のRISC設計には分岐遅延スロット仕組み備えられていた。これは分岐命令条件分岐直後命令指し条件分岐条件成立分岐するしないに関わらず、必ず実行される(逆に言えば分岐効力発揮されるのが遅れる)。これは、分岐命令の処理中もALU仕事をさせて、分岐にかかるオーバーヘッド隠蔽するための手法である。現在は、CPU速度とメモリアクセスの差が広がり、またスーパースカラ構成をとる場合には遅延スロット適切な個数が変わるなど、実装影響を受けるために良くない仕組み考えられていて、最近RISCでは実装避けられている。

※この「CPUの性能向上のための他の方法」の解説は、「RISC」の解説の一部です。
「CPUの性能向上のための他の方法」を含む「RISC」の記事については、「RISC」の概要を参照ください。

ウィキペディア小見出し辞書の「CPUの性能向上のための他の方法」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「CPUの性能向上のための他の方法」の関連用語

1
6% |||||

CPUの性能向上のための他の方法のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



CPUの性能向上のための他の方法のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのRISC (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS