出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/11/05 14:09 UTC 版)
「キャッシュメモリ」の記事における「データキャッシュ」の解説
CPUが処理するデータを格納するキャッシュ。上述の構成をフルサポートしている場合が多い。命令キャッシュとデータキャッシュが分離され、命令バスとデータバスの2種類のバスがCPUに接続されているCPUをハーバードアーキテクチャと言う。現在のCPUはハーバードアーキテクチャが主流である。
※この「データキャッシュ」の解説は、「キャッシュメモリ」の解説の一部です。
「データキャッシュ」を含む「キャッシュメモリ」の記事については、「キャッシュメモリ」の概要を参照ください。
辞書ショートカット
カテゴリ一覧
すべての辞書の索引
| データキャッシュのお隣キーワード |
データキャッシュのページの著作権
Weblio 辞書
情報提供元は
参加元一覧
にて確認できます。
|
(C)Shogakukan Inc. 株式会社 小学館 |
|
|
Text is available under GNU Free Documentation License (GFDL). Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、Wikipediaのキャッシュメモリ (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 |
ビジネス｜業界用語｜コンピュータ｜電車｜自動車・バイク｜船｜工学｜建築・不動産｜学問
文化｜生活｜ヘルスケア｜趣味｜スポーツ｜生物｜食品｜人名｜方言｜辞書・百科事典
|
ご利用にあたって
|
便利な機能
|
お問合せ・ご要望
|
会社概要
|
ウェブリオのサービス
|
©2025 GRAS Group, Inc.RSS
