ハードウェア系

ウィキペディア小見出し辞書

ハードウェア系

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/11/08 23:02 UTC 版)

「京 (スーパーコンピュータ)」の記事における「ハードウェア系」の解説

ハードウェア系要素技術研究開発計画PHASE大テーマ時期テーマ目的の詳細課題備考PHASE_1 次世代HPC用ハードウェア研究開発 2005〜2007年度 システムインターコネクト技術の研究開発 大型システム内の内部結合をより高速により効率的に行う仕組みであるインターコネクト技術において、次世代HPCにて使用可能なレベルまでのより高速化と省電力化を目標とする。 スカラ分散、ベクトル分散型にかかわらず、相互に接続されたシステム全体のデータ通信の最適化及び半導体設計・製造技術の確立 同期設計の場合、半導体のダイ（パッケージを含めるとチップ）や半導体を乗せる基板の設計は、光の速度に依存するクロック数を上げると、その大きさをより極小化しなければならないという問題があり、これを克服するために、電子の高速移動が可能な半導体の開発と光技術の活用等が求められている。 内部結合IP化による実効効率最適化方式 システム内部の機能要素にIPアドレスを与え、それぞれの機能要素のリソースをモニタリングすることによって、最適なジョブ分割を行いスレッドを機能要素に送り込む技術の開発。 ダイナミックアルゴリズムやスタティックデータフロー技術の確立 IPv6やダイナミックIP等の技術が活用される予定。 低電力高速デバイス・回路技術・論理方式 将来予測される45nmプロセスの半導体を実現するために必要な技術開発を行うことが目的。 安定した3次元集積回路や45nmプロセスを達成するために必要とされる、半導体製造技術の確立 ポストシリコン、非同期設計等の基礎的研究開発を進めることが重要であるとの認識から研究開発が進められている。なお、一部の研究開発はCOEプログラムとして採択済み。 CPU・メモリ間光配線技術 将来予測される量子コンピュータや既存のコンピュータのCPUとメモリ間において、直接光結合を行うことによって、帯域損失の少ない高速の通信を可能にする光インターコネクション技術開発を行うことが目標。 PE内部に光インターコネクションを設けるための設計・製造技術の確立 コンピュータを小型化する事は、省電力性向上と高性能化を図るには必須であり、配線を減らすための光インターコネクション技術の研究開発が行われている。 PHASE_2 通信・演算情報の爆発的増大に備える超低消費電力技術の創出 2005〜2011年度 次世代の汎用高速計算機構築に向けて、消費電力あたりの処理性能を100倍から1000倍にする超低消費電力技術の確立のための基礎研究 既存の技術においてもトランジスター数で2.5億を超えており、将来は3億から6億にも達する。この時、半導体の温度がベース材料の融点に達する予測もある。この過酷な条件を乗り越え、次世代の計算機技術である新たな素子製造基盤を確立するための超薄膜半導体デバイスや光量子デバイス、さらには高温超伝導を含む新規デバイス構築技術の確立が目標とされる。 新規デバイス技術。現在、有力視されているのは、高温超伝導、ポストシリコン。量子コンピューターは、次次世代以降の確立予定 このテーマでは、現在進められているシミュレーション技術、半導体プロセス技術、高温超伝導技術等の多観点から研究開発を行い、超低消費電力デバイスの研究開発が行われる予定。なお、薄膜超伝導や量子干渉素子等で培われた超微細構造加工技術や量子状態を観測できる量子ホログラフィック顕微鏡等も活用する予定。 ^機能要素とは、CPU及びローカルメモリを含めた機能単位のこと。これをPE（Processor Element）と呼ぶ。なお、GRAPEシリーズ、Transputer、コネクションマシーン等の設計で行われたローカルメモリを含まない純粋なPEも存在すれば、PACSシリーズやBlue Geneのようなローカルメモリを含むPEも存在する。（ローカルメモリ：CPU等に内蔵されたキャッシュメモリとは異なる一般的メモリのこと） ^ポストシリコンとは、カーボンナノチューブトランジスタやナノワイヤレストランジスタなどのことを指す。将来的は、高温超伝導素子等もあげられるが、周辺技術も含めて未完成のため、将来の課題となっている。 ^回路技術として同期・非同期混在設計などが挙げられている。これらの回路技術とソフトウエア技術（コンパイラ等）を上手に組み合わせることが課題。