半導体製造

ウィキペディア

半導体デバイス製造

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/12/18 15:59 UTC 版)

この記事は英語版の対応するページを翻訳することにより充実させることができます。（2023年12月） 翻訳前に重要な指示を読むには右にある[表示]をクリックしてください。 英語版記事を日本語へ機械翻訳したバージョン（Google翻訳）。 万が一翻訳の手がかりとして機械翻訳を用いた場合、翻訳者は必ず翻訳元原文を参照して機械翻訳の誤りを訂正し、正確な翻訳にしなければなりません。これが成されていない場合、記事は削除の方針G-3に基づき、削除される可能性があります。 信頼性が低いまたは低品質な文章を翻訳しないでください。もし可能ならば、文章を他言語版記事に示された文献で正しいかどうかを確認してください。 履歴継承を行うため、要約欄に翻訳元となった記事のページ名・版について記述する必要があります。記述方法については、Wikipedia:翻訳のガイドライン#要約欄への記入を参照ください。 翻訳後、{{翻訳告知|en|Semiconductor device fabrication|…}}をノートに追加することもできます。 Wikipedia:翻訳のガイドラインに、より詳細な翻訳の手順・指針についての説明があります。

この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "半導体デバイス製造" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2018年7月）

この記事には独自研究が含まれているおそれがあります。問題箇所を検証し出典を追加して、記事の改善にご協力ください。議論はノートを参照してください。（2018年7月）

詳細は「ウェハー」および「シリコンウェハー」を参照

半導体デバイス製造とは、シリコン基板上に多くの連続した工程を繰り返すことで電気回路を完成させる製造工程のことである。

例としては、無線周波数 ( RF ) アンプ、 LED 、光学コンピューターコンポーネント、およびコンピューター用マイクロプロセッサや記憶素子製造があげられる。ウェーハ製造は、必要な回路構造を備えた電子部品を構築するために使用される。主要な製造工程は、前工程・後工程・検査管理工程と区分されている。

前工程は、ウェハー上にLSIチップを作る工程であり、前工程の前半部分は基板工程（フロントエンド）、後半部分は配線工程（バックエンド）と呼ばれる。

製造は前工程に渡すデータの作成から始まる。回路設計技術者が、要求される機能を定義し、必要な信号、入力・出力、および電圧を指定することから始まる。これらの電気回路仕様は、 SPICEなどの電気回路設計ソフトウェアに入力され、出来上がったデータは出力され、コンピュータ支援設計（CAD）に使用されるものと同様の回路配線レイアウト プログラムに入力される。これは、フォトマスク製造用レイヤーを作成するために使われる。

前工程

基板工程

基板工程（フロントエンド、FEOL）とは、トランジスタ電気回路を形成する工程のことである。洗浄、乾燥、イオン注入、熱処理、リソグラフィ、成膜、平坦化などのプロセスをくり返し行うことで回路を形成していく。

シリコンウエハーは、まっさらで純粋な状態からスタートし、クリーンルームで何層も回路を重ねて作る。

まず、シリコン基板の表面にフォトレジストを塗布し、一層目の回路を描いたフォトマスクに短波長の紫外線を照射してフォトレジストを感光させ、未露光部をドライエッチング、あるいはピラニア溶液でウェットエッチングしてフォトリソグラフィ処理をおこなったあとに超純水で洗浄し、スピン乾燥・IPA乾燥・マランゴニ乾燥(マランゴニ効果)などの方法で乾燥させる。

次に、目的の領域に薄膜形成用の原料ガスを注入し、高温で化学気相蒸着法（CVD）、物理気相成長法（PVD）、エピタキシャル成長法、スパッタリングなどの蒸着法で薄膜を形成する。また、高周波駆動のイオン源を用いて、O ₂ ⁺や O ⁺などのイオンを正確なパターンで、特定の深さに集束イオンビーム法でイオン注入する場合もある。

これらの工程の中で拡散、酸化のための熱処理が、ファーネスアニール、ラピッドサーマルアニール（Rapid Thermal Anneal、RTA）、レーザーアニールなどの方法で行われる。

こうして一層目が形成されると化学機械研磨（CMP）法^[1]で平坦化処理が行われ完了する。

これらのステップを二層目、三層目と繰り返すことで必要な機能を実現するウェーハを製造する。この工程は、実現したい回路機能の複雑さに応じて何百回も繰り返されることがしばしばある。

配線工程

配線工程（バックエンド、BEOL）とは、形成したトランジスタを配線する工程のこと。

• メタライズ（配線）
  • 銅配線
  • アルミ配線
  • 多層配線

後工程

後工程とは、LSIチップをパッケージ化する工程である。

• バックグラインド
• ダイシング
• ダイボンディング
• ワイヤ・ボンディング
  • 超音波熱圧着（UNTC）

検査・管理

• テストパターン
• 工程管理

製造会社・ファウンドリー

ファブとは、これらのプロセスを達成する場所の一般的な用語である。多くの場合、ファブはインテル、テキサス・インスツルメンツ、フリースケール・セミコンダクタ（現在はNXPセミコンダクターズ）など、半導体チップを設計・製造・販売する会社が所有していた。

しかし、半導体設計会社から製造を受託して製造するファウンドリーが台頭してきて、製造分野では大きなシェアを有するようになっている。

主要なファウンドリーとしては、台湾積体電路製造(TSMC)、ユナイテッド・マイクロエレクトロニクス・コーポレーション(UMC)、グローバル・ファウンドリーズ、セミコンダクター マニュファクチャリング インターナショナル コーポレーション（SMIC）がある。

脚注・参考文献

1. ^ 土肥俊郎・中川威雄・河西敏雄『半導体平坦化CMP技術―超LSI製造のキープロセス / ケイブックス134』工業調査会、1998年。ISBN 9784769311645。 

表 話 編 歴 半導体
分類	P型半導体 N型半導体 真性半導体 不純物半導体
種類	窒化物半導体 酸化物半導体 アモルファス半導体 磁性半導体 有機半導体
半導体素子	集積回路 マイクロプロセッサ 半導体メモリ TTL論理素子
バンド理論	バンド構造 バンド図 バンド計算 第一原理バンド計算 伝導帯 価電子帯 禁制帯 フェルミ準位 不純物準位 自由電子 正孔 ドーパント ドナー アクセプタ 物性物理学
トランジスタ	バイポーラトランジスタ 絶縁ゲートバイポーラトランジスタ 電界効果トランジスタ 薄膜トランジスタ MOSFET パワーMOSFET CMOS HEMT サイリスタ 静電誘導サイリスタ ゲートターンオフサイリスタ UJT
関連	ダイオード 太陽電池
関連項目	pn接合 ホモ接合 ヘテロ接合 単一ヘテロ接合 ダブルヘテロ接合 空乏層 金属半導体接合 ショットキー接合 オーミック接触 電子工学 パワーエレクトロニクス 電力用半導体素子 光エレクトロニクス 電子回路 増幅回路 高周波回路 半導体工学 半導体デバイス製造 金属 絶縁体 熱酸化 フィラデルフィア半導体指数
カテゴリツリー コモンズ・カテゴリツリー

ウィキペディア小見出し辞書

半導体製造

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/12/28 14:01 UTC 版)

「慣性静電閉じ込め核融合」の記事における「半導体製造」の解説

従来は大型の原子炉を使用していた大口径で高品位な半導体製造に有効な中性子核変換ドーピングを小型で廉価な IECF で実現する。