基板工程
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/11/04 19:16 UTC 版)
配線工程（BEOL、メタライズ層）と基板工程（FEOL、デバイス）
基板工程またはフロントエンド（front-end-of-line、FEOL）とは半導体デバイス製造の最初の部分である。 基板工程では、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）が半導体にパターンとして形成される[1]。
- 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。
- 素子分離（LOCOSやシャロートレンチアイソレーション）
- ウェル形成
- ゲート形成(ゲート絶縁膜、金属ゲート電極)
- サイドウォールスペーサー形成
- ソース・ドレイン形成
- キャパシタ形成（DRAM、FeRAMの場合）
関連項目
引用
- ^ Karen A. Reinhardt and Werner Kern (2008). Handbook of Silicon Wafer Cleaning Technology (2nd ed.). William Andrew. p. 202. ISBN 978-0-8155-1554-8
参考文献
- "CMOS: Circuit Design, Layout, and Simulation" Wiley-IEEE, 2010. ISBN 978-0-470-88132-3. pages 177-178 (Chapter 7.2 CMOS Process Integration); pages 180-199 (7.2.1 Frontend-of-the-line integration)
基板工程
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/08/07 04:17 UTC 版)
基板工程（フロントエンド、FEOL）とは、トランジスタ形成までの工程のこと。洗浄、乾燥、イオン注入、熱処理、リソグラフィ、成膜、平坦化などのプロセスをくり返し行うことで回路を形成していく。 洗浄過程超純水 RCA洗浄 ピラニア溶液 乾燥過程スピン乾燥 IPA乾燥 マランゴニ乾燥(マランゴニ効果) イオン注入 熱処理（拡散、酸化）ファーネスアニール ラピッドサーマルアニール（Rapid Thermal Anneal、RTA） レーザーアニール フォトリソグラフィ エッチングドライエッチング ウェットエッチング 成膜蒸着 スパッタリング CVD（化学気相成長法） PVD（物理気相成長法） エピタキシャル成長 スパッタリング 集束イオンビーム（FIB） 平坦化化学機械研磨（CMP）
※この「基板工程」の解説は、「半導体デバイス製造」の解説の一部です。
「基板工程」を含む「半導体デバイス製造」の記事については、「半導体デバイス製造」の概要を参照ください。
ウィキペディア小見出し辞書の「基板工程」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- 基板工程のページへのリンク
