基板バイアス効果
(基板効果 から転送)
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/02/08 07:48 UTC 版)
|
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。（2018年10月）
|
基板バイアス効果（きばんバイアスこうか）、あるいは基板効果（きばんこうか）（英:body effect）は、MOSFETにおけるスレッショルド（しきい値）電圧が、バックゲート（基板）の電圧により変動すること。
通常、NチャネルMOSFETではソース電位がグランド電位になるソース接地回路として使われることが多く、その場合はソース・基板間に電位差が生じないので基板バイアス効果は現れないが、ソース端子が抵抗などの他のデバイスを通じて接地される場合はソース・基板間に電位差が生じるので基板バイアス効果が現れ、そのMOSFETのしきい値電圧が変動することになる。
一方、積極的に基板バイアス効果を用いることも行われている。 ソース・基板間に形成されるPN接合の逆バイアス電圧負の方向に大きくすると、後述するようにトランジスタのしきい値電圧が高くなるので、DRAMの待機時のようにリーク電流を低減する目的で適用されることがあり、また逆に高速化を期待して、ソース・基板間に順方向電流が流れない範囲で基板に小さな順方向電圧を与えてしきい値電圧を下げることも行われることもある。 [1]
原理
Siを用いた理想的なNチャネルMOSFETにおいては、閾値電圧 
この項目は、電子工学に関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（Portal:エレクトロニクス）。
基板効果
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/05/09 07:58 UTC 版)
基板効果とは、ソース-バルク電圧 V S B {\displaystyle V_{SB}} の変化にほぼ等しい大きさだけ閾値電圧が変化すること。（ソースは関係しない場合）基板が閾値電圧に影響するために起こる。基板は第二のゲートと考えることができるため「バックゲート」と呼ばれることもある。また基板効果は「バックゲート効果」と呼ばれることもある。 エンハンスメントモードNMOS MOSFETでは、閾値電圧の基板効果はShichman–Hodgesモデルで計算でき、以前のプロセスノードでは正しく[要説明]、次の方程式を用いる。 V T N = V T O + γ ( | V S B + 2 ϕ F | − | 2 ϕ F | ) {\displaystyle V_{TN}=V_{TO}+\gamma \left({\sqrt {\left|V_{SB}+2\phi _{F}\right|}}-{\sqrt {\left|2\phi _{F}\right|}}\right)} ここで V T N {\displaystyle V_{TN}} は基板バイアスが存在する場合の閾値電圧、 V S B {\displaystyle V_{SB}} はソース-基板バイアス、 2 ϕ F {\displaystyle 2\phi _{F}} は表面ポテンシャル、 V T O {\displaystyle V_{TO}} は基板バイアスがゼロの場合の閾値電圧、 γ = ( t o x / ϵ o x ) 2 q ϵ Si N A {\displaystyle \gamma =\left(t_{ox}/\epsilon _{ox}\right){\sqrt {2q\epsilon _{\text{Si}}N_{A}}}} は基板効果パラメータ、 t o x {\displaystyle t_{ox}} は酸化膜厚、 ϵ o x {\displaystyle \epsilon _{ox}} は酸化膜の誘電率、 ϵ Si {\displaystyle \epsilon _{\text{Si}}} はシリコンの誘電率、 N A {\displaystyle N_{A}} はドーピング濃度、 q {\displaystyle q} は電気素量である。
※この「基板効果」の解説は、「閾値電圧」の解説の一部です。
「基板効果」を含む「閾値電圧」の記事については、「閾値電圧」の概要を参照ください。
- 基板効果のページへのリンク
