ハードウェアの実装
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2016/01/31 05:26 UTC 版)
「テスト・アンド・セット」の記事における「ハードウェアの実装」の解説
DPRAMによるテスト・アンド・セット命令は様々な方式が考えられる。ここでは2種類のバリエーションを示す。いずれの場合もDPRAMは2ポートあって、2つの電子部品（例えば2つのCPU）がDPRAM内の任意のメモリ位置にアクセスできる。
※この「ハードウェアの実装」の解説は、「テスト・アンド・セット」の解説の一部です。
「ハードウェアの実装」を含む「テスト・アンド・セット」の記事については、「テスト・アンド・セット」の概要を参照ください。
ハードウェアの実装
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/08/21 20:53 UTC 版)
「IBM 1620」の記事における「ハードウェアの実装」の解説
1620 の論理回路の大部分は resistor-transistor logic (RTL) であり、ドリフト型トランジスタ（1957年にハーバート・クレーマーが発明）を高速化のために使用していた（IBMはこれを SDTRL と呼んでいた）。 回路は2.5×4.5インチ (38×114mm) の紙エポキシプリント基板に片面実装されている。この基板には16ピンの金メッキエッジ・コネクタがあり、IBMはこれを SMS(標準モジュラーシステム)カードと呼んだ。1枚のカード上の回路は74シリーズ標準ロジックIC程度である。 基板はラック上のソケットに挿入される。これをIBMは「ゲート」と称した。基本構成で以下のようなゲートを備えていた: ゲートA - 前方に蝶番があって開いて保守する形である。ゲートBの後ろにある。 ゲートB - 後方に蝶番があって開いて保守する形である。 ゲートC - 後方に引き出して保守する形。コンソールタイプライタのインタフェース。主にリレー回路。 ゲートD - 後方に引き出して保守する形。標準入出力インタフェース。 1620では2種類の磁気コアメモリを使用している: 主メモリ 20,000、40,000、60,000桁。12ビット単位にアクセスし奇数番桁と偶数番桁のペアを格納。1ビットプレーンを12枚でモジュールを構成し、1ないし3モジュール。プレーンには10,000個のコアがある。 メモリアドレスレジスタストレージ(MARS)メモリ ワード単位のアドレス指定。16ワードまで（基本構成では8ワードまで使用）。1ワード読み込み、複数ワードクリア/書き込み。1ワードは24ビットで、5桁格納。1プレーン、384個のコア。 ハードウェア実装の異なる2つの機種がある: IBM 1620 I ALUを持たず、磁気コアメモリ上のテーブルを参照して計算を行う。加減算には100桁分のメモリを使用し、乗算には200桁分のメモリを使用したテーブルを用意している。基本構成では除算はソフトウェアで実現しているが、減算を自動的に繰り返すハードウェアオプションもある。除算オプションと浮動小数点オプションは同時に装備できない。クロック速度は1MHz。 IBM 1620 II ALUを持ち、加減算をハードウェアで実現。乗算は依然としてメモリ上のテーブル参照で行う。加減算用のテーブルに使用していたメモリは新たにインデックスレジスタとして使用。クロック速度は2MHz。
※この「ハードウェアの実装」の解説は、「IBM 1620」の解説の一部です。
「ハードウェアの実装」を含む「IBM 1620」の記事については、「IBM 1620」の概要を参照ください。
- ハードウェアの実装のページへのリンク
