大規模化・低コスト化
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/02/08 22:49 UTC 版)
「プログラマブルロジックデバイス」の記事における「大規模化・低コスト化」の解説
1990年代後半、各FPGAメーカーは顧客のアプリケーションの要求から、高速化、大規模化を推し進めてきた。 2000年代に入ると、単なるユーザーロジック領域の拡大ではなく、機能ブロックをあらかじめデバイスに盛り込み、高性能化を謳った製品群を開発した。それまでのFPGAでは、メモリ、加算/乗算器ひいてはCPUといった機能はRTLを論理合成することにより、FPGAの規模が許せばユーザーロジック上に構成できたが、性能やリソースの面で不利となる。そこでデバイスによっては、CPUコア、SRAMブロック、乗算器、PLL、DSP等の使用頻度の高い回路要素をあらかじめハードマクロとして搭載し、複雑なシステムをひとつのFPGA内に高効率で実現できる様にしたものもある。 また、入出力特性もTTLレベル、CMOSレベル、3.3V、2.5V、1.8Vなどの電圧に対応可能で、PCIやAGPといった各種標準I/F用に合わせた信号レベルを設定することもできる。 LVDSや高速SerDes等の物理層をサポートしたIOブロックを搭載したものもあり、上位にユーザーロジックで構成したPCI Express、ギガビット・イーサネットなどの制御回路を組み合わせることで、高速通信I/Fを構成できるものもある。 また価格面においても、旧来はデバイス単価が高く、製品の試作に使う程度で量産品(ハイエンドのルータ以外)には使えなかった。しかし、プロセス技術の発達やFPGA市場の広がりから、低価格なFPGAデバイスも発売されるようになった。これにより、ハイエンドではない通信機器や民生用の大型テレビといった量産製品にまで、FPGAが使われるようになった。 NHKは、次世代デジタルハイビジョンの圧縮フォーマットにH.265の採用を策定した。このプロトコルは現在の中規模スカラプロセッサでは取り扱う事が難しい技術的困難がある。リコンフィギュラブルデバイスを大型テレビが搭載している事を前提とし、MPEG-2デコーダーがH.265を取り扱える事を前提として規格に取り込んだ。これは現行のデジタルハイビジョンが中規模スカラプロセッサでも扱えるMPEG-2という前時代プロトコルを採用した為高画質化が困難であるという反省も含まれている。
※この「大規模化・低コスト化」の解説は、「プログラマブルロジックデバイス」の解説の一部です。
「大規模化・低コスト化」を含む「プログラマブルロジックデバイス」の記事については、「プログラマブルロジックデバイス」の概要を参照ください。
- 大規模化・低コスト化のページへのリンク