COMP-X の仕様とは? わかりやすく解説

COMP-X の仕様

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2020/06/06 01:46 UTC 版)

CAP-X」の記事における「COMP-X の仕様」の解説

COMP-X はデータワード長が16ビットメモリアドレス長も16ビットコンピュータである。アドレスバイト単位ではなくワード単位付与されるワード中のビット番号付けは、最上位ビットを 0 番、最下位ビット15 番とする。バイト単位の処理という概念がないため、エンディアン規定されていないまた、COMP-X には入出力概念規定されておらず、何らかの手段メモリ上にプログラムデータ格納し実行しその結果メモリ読み取ることでわかるようになっている。従って、入出力命令存在しない。扱う数は整数のみで、2の補数表現採用している。 レジスタ次の通り汎用レジスタ GR0、GR1、GR2、GR3 16ビットレジスタ算術演算論理演算用いる。このうち GR1GR2GR3指標インデックスレジスタとしても用いる。 基底レジスタ BR 実効アドレス16ビットの上8ビット格納してあるレジスタBR下位8ビットは常に 0 である。 制御カウンタ SC 実行中の命令アドレス格納されるいわゆるプログラムカウンタである。 条件コードレジスタ CC 加算命令減算命令完了時に演算結果に従って 1 か 0 がセットされる 1 ビットレジスタいわゆるステータスレジスタである。 命令語は全て 1 ワードであり、先頭から順に OP フィールド4ビット)、GR フィールド(2ビット)、XR フィールド(2ビット)、AD フィールド8ビット)で構成されるOP フィールド命令の種類を表すコードオペコード)であり、COMP-X には 12 種類命令しかない。GR フィールドでは演算使用する GR番号指定されるまた、JC命令では分岐条件指定使われるXR フィールドではアドレス修飾を行う GR番号指定され内容が 0 の場合GR0意味するではなくGR によるアドレス修飾をしない。AD フィールドアドレス下位8ビット指定する実効アドレスとは命令使用するメモリアドレスであり、上位8ビットBR で、下位8ビットAD フィールド指定されるXR フィールドが 0 以外の場合指定されGR下位8ビットAD フィールドの値を加算し結果下位8ビット実効アドレス下位8ビットとする。 命令コードと各命令概要以下の通りHJ (0x0) - halt and jump SC実効アドレス入れて停止その後スタートボタンを押すと SC の示すアドレスから実行再開されるGR フィールド無視される。 JNZ (0x1) - jump if GR is not zero GR フィールド指定される GR内容が 0 でないとき、実効アドレスジャンプするJC (0x2) - jump on condition GR フィールド00 ならば、何もしない次の命令に移る。01 ならば、CC が 1 のときに実効アドレスジャンプ10 ならば、CC が 0 のときに実効アドレスジャンプ11 ならば無条件実効アドレスジャンプJSR (0x3) - jump to subroutine GR フィールド指定した GR現在の SC内容に 1 を加算したものを格納し実効アドレスが指すワード内容SCBR格納するBR内容変更する唯一の命令である。従って、アドレスの上8ビット変化を伴うサブルーチン呼び出しサブルーチンからの復帰は、必ず JSR 命令を使う。 SFT (0x4) - shift GR フィールド指定されGR内容シフトするXR フィールドシフト方向(0 なら右へ、1 なら左へ)を指定しAD フィールドシフトするビット数を指定する算術シフトであるため、第0ビットシフトされず、右シフトでは第0ビット符号ビット)がシフトされて空いた部分コピーされるLAI (0x8) - load address immediate 実効アドレス下位 8 ビットGR フィールド指定されGR下位 8 ビット格納され上位 8 ビットは 0 にされる。いわゆる即値汎用レジスタセットする命令ADD (0xA) - add GR フィールド指定されGR内容実効アドレス示されたメモリワードの内容加算し、同じ GR格納する演算結果が負なら CC に 1 をセットし、0 か正なら CC に 0 をセットするSUB (0xB) - subtract GR フィールド指定されGR内容から実効アドレス示されたメモリワードの内容減算し、結果を同じ GR格納する演算結果が負なら CC に 1 をセットし、0 か正なら CC に 0 をセットするLD (0xC) - load 実効アドレス示されたメモリワードの内容を、指定されGR格納するST (0xD) - store 指定されGR内容を、実効アドレス示されたメモリワードに格納するGR内容変化しない。 AND (0xE) - and 指定されGR内容実効アドレス示されたメモリワードの内容ビット毎の論理積をとり、同じ GR格納するEOR (0xF) - exclusive or 指定されGR内容実効アドレス示されたメモリワードの内容ビット毎の排他的論理和をとり、同じ GR格納する

※この「COMP-X の仕様」の解説は、「CAP-X」の解説の一部です。
「COMP-X の仕様」を含む「CAP-X」の記事については、「CAP-X」の概要を参照ください。

ウィキペディア小見出し辞書の「COMP-X の仕様」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「COMP-X の仕様」の関連用語

COMP-X の仕様のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



COMP-X の仕様のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのCAP-X (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS