組み合わせ回路
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/08/01 10:03 UTC 版)
組み合わせ回路は、現在の入力のみで出力が決まる回路である。 論理ゲート: ANDゲート(AND,アンド)、ORゲート(OR,オア)、NOTゲート(NOT,ノット)、XORゲート(XOR,エクスクルーシブ・オア) など基本となる論理演算を行うものである。 論理論理式回路記号（MIL記号）回路記号（JIS記号）NOT A ¯ {\displaystyle {\overline {A}}} OR A + B {\displaystyle A+B} AND A ⋅ B {\displaystyle A\cdot B} XOR A ⊕ B {\displaystyle A\oplus B} NOR A + B ¯ {\displaystyle {\overline {A+B}}} NAND A ⋅ B ¯ {\displaystyle {\overline {A\cdot B}}} エンコーダ：複数の入力の内の1つが「真」になった時にそれに対応する2進数コードを出力するもの。 デコーダ：2進数のコード入力に対応して、多数の出力線の内の1本だけを「真」にするもの。 マルチプレクサ：2進コード入力に基づいて、複数の入力から1つを選んで出力するもの。「データセレクタ」とも呼ばれる。 デマルチプレクサ：2進コード入力に基づいて、1つの入力を複数の出力の内の1つに出力するもの。 加算器 : 2進数の加算を行うもの。全加算器と半加算器があり、多桁の全加算器では桁上げの高速化の為に「キャリールックアヘッド回路」を備えるものもある。負の数の表現に2の補数を使っているのであれば、減算は2の補数を加算することで実現出来る。回路規模が大きくなってもわずかでも高速化したい場合、減算に対応するための論理反転の追加（XORを1段または、NOTを1段とセレクタを1段）を避け、専用の減算回路を持つこともある。半減算器はXORであって半加算器と全く同じであるから、減算器には全減算器しか無い。 乗算器：2進数の乗算を行うもの。過去にはALU上で加算とシフトの繰り返しで乗算を行っていたが、近年は多数のゲート回路によって一度に乗算してしまう専用乗算器が使用されている。 バレルシフタ：シフトレジスタによるシフト操作では移動のビット数分の回数だけクロックの動作時間が掛かるが、これを避けるためにマルチプレクサを複数組並べるのと同様に多数のゲート回路によって一度にずらすことで実現するものである。 比較器：「ディジタル・コンパレータ」とも呼ばれ、概念としては一致回路や不一致回路、大小を比較する比較器もあり、実際のロジックICでは4ビットや8ビットの比較器にこれら全ての信号が出力されるものが多い。 transmission gate: （en:Transmission gate）働きとしては入出力の間の電気的な直結あるいは絶縁の状態を切り替えるスイッチなので、ディジタルに限らずアナログにも使えるゲートだが、XORゲートの実装など論理回路にも有用な応用がある。
※この「組み合わせ回路」の解説は、「論理回路」の解説の一部です。
「組み合わせ回路」を含む「論理回路」の記事については、「論理回路」の概要を参照ください。
- 組み合わせ回路のページへのリンク
