ASICの設計方法とは? わかりやすく解説

ASICの設計方法

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/01/04 14:32 UTC 版)

ASIC」の記事における「ASICの設計方法」の解説

デジタル回路設計では、論理回路図を描いて設計していたが、Verilog HDL 又は、VHDL呼ばれるハードウェア記述言語の登場によって、入出力条件中心にソフトウェア・プログラミングのように文字的な記述行なう事で、最終的に内部回路図まで設計することが主流となった。これらの言語は、回路情報論理連なりとして扱いLSI開発効率向上するために開発され言語である。旧来のASIC開発では、AND、OR、NOTFF等の論理回路記号回路図ベース組み合わせて設計していた。(スケマティック/ゲートレベル)しかし、現在の Verilog HDL によるRTL記述では、組み合わせ回路論理順序回路タイミング条件記述するだけでよく、ゲートレベルに比べ抽象度の高い記述可能になって設計開発効率向上したRTL記述回路そのままでは実際LSI回路適用できないため、ゲートレベルに変換する論理合成プログラム(例:シノプシス社製 DesignCompiler 等)を使用する詳細EDA参照FPGAASIC同一論理記述言語を使う。そのため、プロトタイピング試験量産段階ではFPGA使い可能な限りNREコスト抑えASICが得意とする大量生産適した時点FPGAからASICへの切り替えを行う手法提案されている。この為、ピンアサインがFPGAASIC共通化された下地や、組み込みブロック共有化等も進められている。しかし、依然として顧客の手届いた後で設計変更を行うリワークには対応できないのでFPGAASICに完全に置き換える事はできない(これは特に、デジタル放送用大型テレビ顕著である)。今日製品サイクル短縮から生産予測困難さ増している為、このハイブリッドソリューションはASIC対す転機として現在、市場広げている。

※この「ASICの設計方法」の解説は、「ASIC」の解説の一部です。
「ASICの設計方法」を含む「ASIC」の記事については、「ASIC」の概要を参照ください。

ウィキペディア小見出し辞書の「ASICの設計方法」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「ASICの設計方法」の関連用語

1
8% |||||

ASICの設計方法のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



ASICの設計方法のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのASIC (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS