Nehalemマイクロアーキテクチャからの改良点

ウィキペディア小見出し辞書

Nehalemマイクロアーキテクチャからの改良点

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/10/08 15:13 UTC 版)

「Sandy Bridgeマイクロアーキテクチャ」の記事における「Nehalemマイクロアーキテクチャからの改良点」の解説

新SIMD拡張命令セットIntel AVX 従来のSSEでは128bit幅だったSIMDレジスタが、256ビット幅に拡張される。FPUも同時に拡張され、1クロックで256ビットの演算が可能となる。これにより並列化のしやすい処理で最大2倍のパフォーマンスを発揮する。 GPUの改良とネイティブな統合 Clarkdaleとの比較で、GPU部は32nmプロセスで製造され、最高ターボ時1350MHzと高クロックであり、各種改良が加えられている。また、オンダイに統合され、L3キャッシュ（Last Levelキャッシュ）に接続している。 動画のハードウェアエンコード(Intel Quick Sync Video)を行うメディアエンジンを統合。 PCIeコントローラーとDMIコントローラーのネイティブ統合。 フロントエンド及び実行ユニットの改良 新しくデコード済み命令キャッシュを搭載、これによる実効命令フェッチ帯域の拡大と、分岐予測ミスペナルティの軽減。 分岐予測ユニットの実装強化、効率化。 マクロフュージョンの追加サポート (CMP、TEST、ADD、SUB、AND、INC、DEC)。 ダイナミック・エグゼキューション範囲の拡大。 多倍長演算の効率的な実装をサポートする拡張命令（w:Intel ADXを参照。ただし「ADX」および英語版にある「Multi-Precision Add-Carry Instruction Extensions」という表現のどちらも、インテルの公式資料等には見られないようである） 一般的な実行ストール（読み出しポート、ライトバック競合、バイパス・レイテンシー、パーシャル・ストール）の削減。 XSAVE/XRSTORE 命令のパフォーマンスの向上、および新しいXSAVEOPT 命令の追加。 物理レジスタファイルの採用により、ユニット間のデータ移動&コピーを不要とし電力効率を改善。 メモリ操作の改善 メモリロードポートが2つに拡張され、ロード帯域幅が256ビットに倍増。 バッファ増加によって、より多くのインフライトのロードおよびストアを同時に実行する。 データプリフェッチの改善。 コア間のインターコネクトをL3キャッシュ内に設けたリングバスとし、コア間の帯域幅の確保、電力効率の改善とともにコア数の増加に柔軟に対応する。 第2世代インテル ターボ・ブースト・テクノロジー CPUだけでなくGPUを含めた全てのコアに対してもターボ・ブーストが有効になり、発熱に余裕があればTDP枠を超え、よりダイナミックにクロックが上昇する。 Sandy Bridgeマイクロアーキテクチャは、4μOPs/クロックのデコード・リタイア、6つの命令発行ポートという命令レベルの並列度はNehalemマイクロアーキテクチャから変化していない。しかしながら、アウト・オブ・オーダー実行の機構が完全に再設計されている。 Pentium Proに端を発するP6マイクロアーキテクチャは、Nehalemに至るまでリオーダ・バッファとリザベーション・ステーションを用いたTomasuloのアルゴリズムに近い方式でアウト・オブ・オーダー実行を行っていた。この方式ではデータがレジスタファイル、リオーダ・バッファ、リザベーション・ステーションの3ヶ所に保持されるため、命令のデコード後(RFとROBからRS)、実行後(演算器からROBとRS)、リタイア時(ROBからRF)といったタイミングで逐一必要な場所へのデータの移動が発生する。一方Sandy Bridgeマイクロアーキテクチャでは、データの格納場所が物理レジスタファイルに一元化され、リオーダ・バッファとリザベーション・ステーションはレジスタファイルへの参照のみを保持し、データは保持しない (データを保持しないリザベーション・ステーションは、単にスケジューラと呼ばれるのが普通である)。このため、データの移動に伴うエネルギー消費が削減され、プロセッサの消費電力の低減に貢献している。 この物理レジスタファイルによるアウト・オブ・オーダー実行とデコード済み命令キャッシュの搭載は、Pentium 4のNetBurstマイクロアーキテクチャで既に行われたものである。これらはCoreマイクロアーキテクチャには反映されなかったが、Sandy Bridgeマイクロアーキテクチャで同時に復活したことになる。