ピン名称と機能とは? わかりやすく解説

Weblio 辞書 > 辞書・百科事典 > ウィキペディア小見出し辞書 > ピン名称と機能の意味・解説 

ピン名称と機能

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/09/01 13:49 UTC 版)

DDR3 SDRAM」の記事における「ピン名称と機能」の解説

以下にDDR3 SDRAM用いられる78ボールFBGA (x4/x8) , 96ボールFBGA (x16) パッケージのピンレイアウトの例を示す。RAS#やCAS#など#が記載してあるピン負論理動作するそれぞれのピン機能について説明するCK,CK# クロック信号 (Clock)。DDR3 SDRAM動作する基準であるタイミング決定を行う差動クロック入力するCKの上がりエッジCK#の下がりエッジ交点基準アドレスコマンド受け取りCKCK#の交点基準データ出力を行う。 CKE クロックイネーブル信号 (Clock Enable)。デバイス入出力信号に対してクロックが有効か無効かを決定するCKE入力ハイクロックを有効、ロークロック無効になる。プリチャージパワーダウン (Precharge Power Down),セルフリフレッシュ (Self Refresh) またはアクティブパワーダウン (Active Power Down) 時にはCKEローにする。 CS# チップセレクト信号 (Chip Select)。CS# ローコマンド入力は有効、CS#がハイコマンド入力無効。ただし動作中のコマンドCS#をハイにしても継続するODT オンダイターミネーション信号 (On Die Termination:ODT)。ODTハイ内蔵する終端抵抗有効になるODTDQ, DQS, DQS#, DMTDQS# NUDQS#のみ供給されそれ以外入力ピン (CKE, CS#, RAS#, CAS#, WE#, ODT, RESET#, BA0-BA2 A0-A13) には供給されないRAS#,CAS#,WE# ロウアドレスストローブ信号 (Row Address Strobe:RAS), カラムアドレスストローブ信号 (Column Address Strobe:CAS), およびライトイネーブル信号(Write Enable:WE)。DDR3 SDRAM動作決定するコマンド入力する後述コマンド一覧参照)。 DM(DMU DML) データマスク信号 (Data Mask:DM)。ライト動作時、ハイのときのデータ入力マスクされデバイス書き込まれない。x8デバイスでTDQSを有効にした場合、TDQSとして動作する (DM無効)。 BA0-BA2 バンクアドレス信号 (Bank Address)。 アクティブコマンド (Active) 時にリード/ライトするバンク選択する。モードレジスタ (Mode Register) の種類 (MR0~MR3) を選択するためにも利用されるA0-A13 アドレス信号 (Address)。メモリアレイの読み書きしたいセル位置特定するアドレス入力するアクティブコマンド入力時にロウアドレス、リード/ライトコマンド入力時にバースト動作先頭カラムアドレスを選択する。モードレジスタ設定にも用いられるA10/AP オートプリチャージ信号 (Auto Precharge)。リード/ライトコマンド時に指定するカラムアドレスはA0-A9,A11,A13指定する。そのためリード/ライトコマンド入力時のA10はアドレス入力使わない代わりにA10はリード/ライト後にアクセスしているバンクに対して オートプリチャージを行うか(A10をハイ)、行わないか(A10 ロー)を指定するために用いられる。またプリチャージコマンド入力時にA10はプリチャージの対象バンク選択用いられる。A10 ローのときプリチャージはバンク一つに対してのみ行い、A10をハイのときプリチャージは全てのバンクに対して行われる。プリチャージの対象バンクはバンクアドレスで選択するA12/BC# バーストチョップ (Burst Chop:BC) 信号リード/ライトコマンド入力バースト動作を4データ分で中断する(バーストチョップする)か (A12 ロー)、行わないか (A12ハイ) を選択するRESET# リセット信号 (RESET)。リセットピンにロー入力するといつでもデバイスリセット動作を行う。リセットピンがハイのときは何も行わない通常動作中はリセットピンは安定してハイ維持する必要がある。リセットピンはCMOSレールトゥレール (Rail to Rail:ハイ/ロー電圧いっぱいに振る信号) で電源電圧VDDグランド電圧VSSに対して80%でハイ20%ローとなる。例えVDDが1.5Vの場合は1.2Vでハイ、0.3Vでローとなる。 DQ データ信号データ入出力を行う。 DQS DQS# データストローブ信号 (Data Strobe)。データリード/ライトタイミング指定する差動ストローブ信号ライト時、DQSとDQS#の交点をデータウインドウの中心打ち抜くタイミング信号入力するリード時、DQS、DQS#のエッジはデータエッジと揃う。 TDQS TDQS# ターミネーションデータストローブ (Termination Data Strobe)。x8 DRAMのみ有効。モードレジスタ (Mode Register) MR1でTDQS機能有効にした場合、TDQS/TDQS#はDQS/DQS#に対す終端抵抗提供する。TDQS機能無効場合、TDQSはデータマスクとして動作する。TDQS#は使用されないNC 未接続 (Non Connection)。 VDD 電源供給VSS グランドVDDQ DQ用の電源供給VSSQ DQ用のグランドVREFDQ DQ参照電圧(Vref)供給VREFCA コマンド・アドレス用参照電圧 (Vref) 供給ZQ ZQキャリブレーション (ZQ Calibration) 用参照電圧 (Vref) 供給ZQピン外部抵抗RZQ (240Ω±1%) を介してGND接続する

※この「ピン名称と機能」の解説は、「DDR3 SDRAM」の解説の一部です。
「ピン名称と機能」を含む「DDR3 SDRAM」の記事については、「DDR3 SDRAM」の概要を参照ください。

ウィキペディア小見出し辞書の「ピン名称と機能」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「ピン名称と機能」の関連用語

1
4% |||||

ピン名称と機能のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



ピン名称と機能のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのDDR3 SDRAM (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS