出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/09/01 13:49 UTC 版)
「DDR3 SDRAM」の記事における「CK,CK#」の解説
クロック信号 (Clock)。DDR3 SDRAMが動作する基準であるタイミング決定を行う差動クロックを入力する。CKの上がりエッジとCK#の下がりエッジの交点を基準にアドレスやコマンドを受け取り、CKとCK#の交点を基準にデータ出力を行う。
※この「CK,CK#」の解説は、「DDR3 SDRAM」の解説の一部です。
「CK,CK#」を含む「DDR3 SDRAM」の記事については、「DDR3 SDRAM」の概要を参照ください。
辞書ショートカット
カテゴリ一覧
すべての辞書の索引
| CK,CK#のお隣キーワード |
CK,CK#のページの著作権
Weblio 辞書
情報提供元は
参加元一覧
にて確認できます。
|
Text is available under GNU Free Documentation License (GFDL). Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのDDR3 SDRAM (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 |
ビジネス｜業界用語｜コンピュータ｜電車｜自動車・バイク｜船｜工学｜建築・不動産｜学問
文化｜生活｜ヘルスケア｜趣味｜スポーツ｜生物｜食品｜人名｜方言｜辞書・百科事典
|
ご利用にあたって
|
便利な機能
|
お問合せ・ご要望
|
会社概要
|
ウェブリオのサービス
|
©2025 GRAS Group, Inc.RSS
