記憶装置の設計

ウィキペディア小見出し辞書

記憶装置の設計

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/05/03 07:55 UTC 版)

「EDVACに関する報告書の第一草稿」の記事における「記憶装置の設計」の解説

第一草稿で発表され、後にノイマン型アーキテクチャと命名されることになる重要な設計コンセプトは、数値（データ）と命令（指示）の両方を含む単一の記憶装置（メモリ）である。 この装置にはかなりの記憶装置が必要である。この記憶装置の様々な部分で、性質や目的が多少異なる機能を実行する必要があるように見えるが、それでも記憶装置全体を1つの器官として扱うのは魅力的である。上に列挙された様々な機能のために可能な限り交換可能な部分でさえ。（2.5節） CCが受信する命令はMから来る。すなわち、数値が格納されているのと同じ場所から来る。（14.0節） フォン・ノイマンは、常微分方程式、偏微分方程式、ソート、確率実験など、いくつかのクラスの数学的問題に基づいて必要なメモリ量を見積もった。これらのうち、二次元と時間の偏微分方程式は最も多くのメモリを必要とし、三次元と時間はそれまで利用可能だった技術を使ってできることを超えている。彼は、メモリがシステムの最大の細分化であると結論を下し、そして設計目標として8,192個のマイナーサイクル（ワード）を提案し、2,048個のマイナーサイクルは依然として有用であるとした。彼は、プログラムを保存するには数百個のマイナーサイクルで十分であろうと推定している。彼は2種類の高速記憶装置、遅延線とアイコノスコープを提案した。各マイナーサイクルは1つの単位として扱われる（ワードアドレッシング、12.8節）。命令は、メモリ内の異なる点に切り替えるための特別な命令（ジャンプ命令）を用いて順次実行される。 遅延線の二進数は遅延線を通過して先頭にフィードバックされる。遅延線内のデータにアクセスするには、所望のデータが再び現れるのを待つ間に時間的な不利益を強いる。これらのタイミング問題を分析した後、彼は遅延線を256個の遅延線で構成されるDLAに組織化することを提案している。メモリアクセスでは、最初にDLA（8ビット）が選択され、次にDLA（5ビット）内のマイナーサイクルが選択され、合計13アドレスビットになる。 アイコノスコープのメモリについては、彼は、真空管表面の各スキャンポイントがコンデンサであること、およびコンデンサが1ビットを保存できることを認識している。非常に高精度のスキャンが必要とされ、メモリは1秒程度の短い時間しか持続しないため、定期的に再コピー（メモリリフレッシュ（英語版））する必要がある。