ECCメモリ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/07/27 07:40 UTC 版)
ECCメモリ（Error-correcting code memory, Error checking and correction memory、Error check and correct memory）とは、コンピュータの記憶装置の種類の1つで、データ破損を検出し修正する機能を持つメモリである。ECCメモリが持つエラー訂正機能により長期連続稼働におけるデータ化けや異常終了を防ぐことが出来る。例えば、計算に時間を要する科学技術計算あるいはCGレンダリングを行うコンピュータや、どんな状況でもデータの破損が許されない金融機関や、年中無休でWebサイトやクラウドサービスなどを提供するデータセンターのコンピュータではECCメモリのエラー訂正機能が効いてくる。対して、毎日数時間だけ起動させて対話的に使うような一般の用途では、ECCメモリが提供するような信頼性の高さはあまり意味を成さず、コスト高に繋がるだけである。但し、ITマニアの中には完璧さを求めてECCメモリを好む者も存在する。
- ^ Werner Fischer. “RAM Revealed”. admin-magazine.com. 2014年10月20日閲覧。
- ^ Single Event Upset at Ground Level, Eugene Normand, Member, IEEE, Boeing Defense & Space Group, Seattle, WA 98124-2499
- ^ a b "A Survey of Techniques for Modeling and Improving Reliability of Computing Systems", IEEE TPDS, 2015
- ^ “設計品質確保の思想――航空宇宙エレクトロニクスに学ぶ「信頼性設計」（檜原弘樹）”. CQ出版社. 2018年7月10日閲覧。 “宇宙空間で高エネルギー粒子が半導体デバイスに与える影響”
- ^ Gary M. Swift and Steven M. Guertin. "In-Flight Observations of Multiple-Bit Upset in DRAMs". Jet Propulsion Laboratory
- ^ a b Borucki, "Comparison of Accelerated DRAM Soft Error Rates Measured at Component and System Level", 46th Annual International Reliability Physics Symposium, Phoenix, 2008, pp. 482–487
- ^ a b c d Schroeder, Bianca; Pinheiro, Eduardo; Weber, Wolf-Dietrich (2009). “DRAM Errors in the Wild: A Large-Scale Field Study” (PDF). SIGMETRICS/Performance (ACM). ISBN 978-1-60558-511-6. Lay summary – ZDNet.
- ^ “A Memory Soft Error Measurement on Production Systems”. 2018年7月16日閲覧。
- ^ “"A Realistic Evaluation of Memory Hardware Errors and Software System Susceptibility". Usenix Annual Tech Conference 2010” (2010年). 2018年7月16日閲覧。
- ^ “Flipping Bits in Memory Without Accessing Them: An Experimental Study of DRAM Disturbance Errors (PDF)”. ece.cmu.edu. IEEE (2014年6月24日). 2015年3月10日閲覧。
- ^ Dan Goodin (2015年3月10日). “Cutting-edge hack gives super user status by exploiting DRAM weakness”. Ars Technica. 2015年3月10日閲覧。
- ^ “CDC 6600”. Microsoft Research. 2011年11月23日閲覧。
- ^ “Parity Checking”. Pcguide.com (2001年4月17日). 2011年11月23日閲覧。
- ^ a b Johnston, AH (2001). “Space radiation effects in advanced flash memories”. Non Volatile Memory Technology Symposium 2001.
- ^ “ECC DRAM – Intelligent Memory”. intelligentmemory.com. 2014年12月23日閲覧。
- ^ “HP-UX Developer Edge”. 日本ヒューレット・パッカード株式会社. 2017年7月22日閲覧。 “ダブルチップスペア(1ビットエラーが発生してもシステムは継続運用)”
- ^ “ECCメモリについて”. クラスターコンピューティング株式会社. 2017年7月10日閲覧。 “ロギング、メモリスクラビング”
- ^ a b “Using StrongArm SA-1110 in the On-Board Computer of Nanosatellite”. Tsinghua Space Center, Tsinghua University, Beijing. 2011年10月2日時点のオリジナルよりアーカイブ。2009年2月16日閲覧。
- ^ “Actel engineers use triple-module redundancy in new rad-hard FPGA”. Military & Aerospace Electronics. 2009年2月16日閲覧。
- ^ “SEU Hardening of Field Programmable Gate Arrays (FPGAs) For Space Applications and Device Characterization”. Klabs.org (2010年2月3日). 2011年11月25日時点のオリジナルよりアーカイブ。2011年11月23日閲覧。
- ^ “FPGAs in Space”. Techfocusmedia.net. 2011年11月23日閲覧。[リンク切れ]
- ^ “Commercial Microelectronics Technologies for Applications in the Satellite Radiation Environment”. Radhome.gsfc.nasa.gov. 2011年11月23日閲覧。
- ^ Doug Thompson, Mauro Carvalho Chehab. "EDAC - Error Detection And Correction" Archived 2009-09-05 at the Wayback Machine.. 2005 - 2009. "The 'edac' kernel module goal is to detect and report errors that occur within the computer system running under linux."
- ^ “コンピュータアーキテクチャの話(269) IBMの研究員が考案したHsiaoコード | マイナビニュース”. 株式会社マイナビ. 2018年7月11日閲覧。 “Hマトリクスの"1"の数が少ない方が、XORゲートが少なく、計算時間も短くて済む。”
- ^ a b Doe Hyun Yoon; Mattan Erez. "Memory Mapped ECC: Low-Cost Error Protection for Last Level Caches". 2009. p. 3
- ^ Daniele Rossi; Nicola Timoncini; Michael Spica; Cecilia Metra. "Error Correcting Code Analysis for Cache Memory High Reliability and Performance".
- ^ Shalini Ghosh; Sugato Basu; and Nur A. Touba. "Selecting Error Correcting Codes to Minimize Power in Memory Checker Circuits". p. 2 and p. 4.
- ^ Chris Wilkerson; Alaa R. Alameldeen; Zeshan Chishti; Wei Wu; Dinesh Somasekhar; Shih-lien Lu. "Reducing cache power with low-cost, multi-bit error-correcting codes". doi: 10.1145/1816038.1815973.
- ^ M. Y. Hsiao. "A Class of Optimal Minimum Odd-weight-column SEC-DED Codes". 1970.
- ^ “非同期SRAM”. Cypress Semiconductor Corp.. 2018年7月15日閲覧。
- ^ Jangwoo Kim; Nikos Hardavellas; Ken Mai; Babak Falsafi; James C. Hoe. "Multi-bit Error Tolerant Caches Using Two-Dimensional Error Coding". 2007. p. 2.
- ^ Intel Corporation. "Intel Xeon Processor E7 Family: Reliability, Availability, and Serviceability". 2011. p. 12.
- ^ Nathan N. Sadler and Daniel J. Sorin. "Choosing an Error Protection Scheme for a Microprocessor’s L1 Data Cache". 2006. p. 1.
- ^ L.Hennessy, John; A.Patterson, David (1994). Computer Organization and Design: The Hardware/Software Interface. Morgan Kaufmann Publishers. p. 101. ISBN 1-55860-281-X
- ^ Specification of desktop motherboard that supports both ECC and non-ECC unbuffered RAM with compatible CPUs
- ^ “Discussion of ECC on pcguide”. Pcguide.com (2001年4月17日). 2011年11月23日閲覧。
- ^ Benchmark of AMD-762/Athlon platform with and without ECC Archived 2013-06-15 at the Wayback Machine.
[続きの解説]
「ECCメモリ」の続きの解説一覧
- 1 ECCメモリとは
- 2 ECCメモリの概要
- 3 実装
- 4 キャッシュ
- 5 外部リンク
このページでは「ウィキペディア」からECCメモリを検索した結果を表示しています。
Weblioに収録されているすべての辞書からECCメモリを検索する場合は、下記のリンクをクリックしてください。
全ての辞書からECCメモリを検索
Weblioに収録されているすべての辞書からECCメモリを検索する場合は、下記のリンクをクリックしてください。
全ての辞書からECCメモリを検索 - ECCメモリのページへのリンク
