位相アキュムレータ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2018/10/08 06:41 UTC 版)
「数値制御発振器」の記事における「位相アキュムレータ」の解説
2進法位相アキュムレータは図1に示すようにNビット2進加算器とレジスタにより構成されている。各クロックサイクルは所与の出力周波数に対して一定である周波数制御語(FCW)で合計されたレジスタから得られた前の出力から成る新たなNビットを出力する。結果として得られる出力波形はFCWの整数値であるステップ幅 Δ F {\displaystyle \Delta F} の階段波形である。いくつかの構成では位相出力はレジスタの出力からとられるが、このレジスタは1クロックサイクルのレイテンシを導入するが加算器をより高いクロックレートで動作させることができる。加算器はそのオペランドの絶対値の合計がその容量(2N−1)を超えるとオーバーフローするように設計されている。オーバーフローのビットは破棄され、出力語幅は常に入力語幅に常に等しくなる。残差と呼ばれる剰余 ϕ n {\displaystyle \phi _{n}} はレジスタに格納され、サイクルが ϕ n {\displaystyle \phi _{n}} から始まる時間から繰り返される（図2参照）。位相アキュムレータは有限状態マシンであるため、最終的にいくつかのサンプルの残差Kは初期値 ϕ 0 {\displaystyle \phi _{0}} に戻らなくてはならない。区間Kはグランド繰り返し数(GRR)と呼ばれ以下の式で与えられる。 GRR = 2 N GCD ( Δ F , 2 N ) {\displaystyle {\mbox{GRR}}={\frac {2^{N}}{{\mbox{GCD}}(\Delta F,2^{N})}}} GCDは最小公約数を求める関数である。GRRは与えられた Δ F {\displaystyle \Delta F} の真の周期性を表し、高分解能によりNCOが非常に長くなる可能性がある。通常、われわれは平均オーバーフロー数により決まる動作周波数に興味があり、それは F o u t = Δ F 2 N F c l o c k {\displaystyle F_{out}={\frac {\Delta F}{2^{N}}}F_{clock}} (1) と表される。可能な限り小さい増分変化として定義される周波数分解能は F r e s = F c l o c k 2 N {\displaystyle F_{res}={\frac {F_{clock}}{2^{N}}}} (2) で与えられる。式 (1) は位相アキュムレータが分割比 Δ F / 2 N {\displaystyle \Delta F/2^{N}} のプログラム可能な非整数周波数分割器とみなせることを示している。
※この「位相アキュムレータ」の解説は、「数値制御発振器」の解説の一部です。
「位相アキュムレータ」を含む「数値制御発振器」の記事については、「数値制御発振器」の概要を参照ください。
- 位相アキュムレータのページへのリンク
