R18000
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/11/19 08:04 UTC 版)
R18000は、R10000マイクロアーキテクチャのさらなる改良としてSGIが2001年の Hot Chips シンポジウムで発表したが、開発は中止された。SGIのccNUMAサーバやスーパーコンピュータ向けに設計されていた。それらのシステムは1ノードに2個のR18000を密結合型で搭載し、ノード間をハイパーキューブ型ネットワークで相互接続する構成である。 R18000では浮動小数点命令キューを改善し、2つの積和演算ユニットを追加してFLOPS値を4倍にすることを想定していた。システムインタフェースとメモリ階層も大幅に見直される予定だった。仮想アドレスは52ビット、物理アドレスは48ビットとされている。システムバスを2つの一方向DDRリンクに置き換え、アドレスと書き込みには64ビットのリンク、読み取りには128ビットのリンクを使用する。一方向ではあるが、それぞれもう一つのR18000と共有可能である（ただし、2プロセッサの間で多重化して使用）。また、従来との互換性のために SysADバス（R4000）やAvalancheバス（R10000）も利用できる。 1MBの4ウェイ・セットアソシアティブの二次キャッシュをチップ上に搭載し、2MBから64MBの三次キャッシュ（SDR SSRAM、DDR SSRAM、DDR SDRAM）を外付け可能。また、三次キャッシュのタグはそれだけで400KBになるが、これをチップ上に搭載してレイテンシを小さくすることになっていた。三次キャッシュを接続するバスは144ビットで、128ビットはデータ用、8ビットはECC用である。三次キャッシュのクロックレートは変更可能。 NECが0.13μmCMOSプロセスで製造予定だった。電源電圧は1.2Vとし、消費電力と発熱を抑える予定だった。
※この「R18000」の解説は、「R10000」の解説の一部です。
「R18000」を含む「R10000」の記事については、「R10000」の概要を参照ください。
- R18000のページへのリンク
