R6000

ウィキペディア

R6000

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2026/09/09 07:38 UTC 版)

R6000は、MIPS II命令セットアーキテクチャ（ISA）を実装したマイクロプロセッサのチップセットである。ミップス社が開発し、1991年に発表した。チップセットは、CPU（R6000）、FPU（R6010）、システムバス・コントローラ（R6020）で構成される。

MIPS IIの特徴

MIPS II ISAが初めて実装されたのが本機である。MIPS II ISAでは「Interlocked load」機能の搭載によりロード命令直後のNOP命令の挿入が不要となったほか、「Branch likely」機能の搭載により、SPARCと同様に分岐成立時のみディレイスロットの命令を実行するといった特徴がある。

ECL採用MIPSプロセッサ

製造面ではエミッタ結合論理（ECL）を採用している。1980年代半ばから後半にかけては、ハイエンドのマイクロプロセッサをECLなどの高速ロジックで実装することが主流となっていた。なお、TLBやキャッシュメモリの構成は、他のMIPSアーキテクチャのマイクロプロセッサと大きく異なる。

製造形態

ミップス社はファブレス企業であったため、R6000の製造は半導体企業のBipolar Integrated Technology社が担った。

採用例

R6000の採用例は非常に少ない。コントロール・データ・コーポレーション（CDC）がハイエンドサーバ「4680-300 Series InfoServer」で80MHz版を採用したほか、ミップス社自社のサーバ「RC6260」および「RC6280」に搭載されるにとどまった。

参考文献

• "MIPS Chip Set Implements Full ECL CPU". (December 1989). Microprocessor Report. pp. 1, 14–19.
• Horowitz, M. et al. (1990). "A 3.5ns, 1 Watt, ECL register file". ISSCC Digest of Technical Papers, pp. 68–59, 267.
• Roberts, D.; Layman, T.; Taylor, G. (1990). "An ECL RISC microprocessor designed for two level cache". Compcon Spring '90 Digest of Technical Papers, pp. 228–231.
• Thorson, M. (January 1990). "ECL Bus Controller Hits 266 Mbytes/s". Microprocessor Report. pp. 12–13.
• A.Patterson, David; L.Hennessy, John (1990). Computer Archtecture A Quantitative Approach. Morgan Kaufmann Publishers. ISBN 1-55860-069-8