プロセッサ設計
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/04/21 02:01 UTC 版)
「データゼネラルNova」の記事における「プロセッサ設計」の解説
PDP-8とは異なり、Novaはロードストアアーキテクチャ（英語版）であった。 4つの16ビットアキュムレータレジスタを持ち、そのうち2つ（2と3）はインデックスレジスタとして使用できる。 15ビットのプログラム・カウンタと1ビットのキャリー・レジスタがある。 PDP-8と同様に、カレント+ゼロページのアドレス指定が中心となっていた。 スタックレジスタはなかったが、後のEclipseの設計では、この機能のために専用のハードウェアメモリアドレスが使用されるようになった。 Novaの初期のモデルは、1個の 74181 ビットスライス ALUを使用して、4ビットパケットで数値をシリアルに処理していた。 導入から1年後、この設計は改良され、4つの74181を使用した16ビット並列演算ユニットを含むように改良され、この設計は SuperNova と呼ばれるようになった。 システムの将来バージョンでは、スタックユニットとハードウェア乗算/除算が追加された。 Nova 4 / Eclipse S/140 は、4つの AMD 2901 ビットスライスALUをベースにしており、 リード・オンリー・メモリー (ROM) に マイクロコードを搭載し、磁気コアメモリを搭載せず、DRAMメインメモリのみで設計された最初のNovaであった。
※この「プロセッサ設計」の解説は、「データゼネラルNova」の解説の一部です。
「プロセッサ設計」を含む「データゼネラルNova」の記事については、「データゼネラルNova」の概要を参照ください。
- プロセッサ設計のページへのリンク
