TLBにおけるスラッシング
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/08/18 15:30 UTC 版)
「スラッシング」の記事における「TLBにおけるスラッシング」の解説
TLBでもスラッシングが発生する場合がある。TLBはいわばページテーブルのキャッシュのようなものであり、短時間に多数のページにアクセスするプログラムを実行するとTLBミスが多発し、その解決に時間を費やすことになる。これをTLBのスラッシングと呼ぶ。このときには当然ながらキャッシュヒット率の低下を伴うことが想定される。このような事態はオブジェクト指向プログラミングが盛んになって、発生する可能性が高くなった。局在的なメモリアクセスと、そうではないキャッシュミスを起こすメモリアクセスの比率が変わった。プロセッサー設計者はこの時代の変遷を読み取り、より大きなキャッシュメモリやTLBを搭載すること、アクセスするであろうメモリの予測と投機的実行を実装した。 しかしキャッシュメモリとTLBなどのプロセッサ側だけの対応だけでは十分ではなく、またプロセッサの巨大化と高価なキャッシュメモリの増大によるコスト増、それらが消費する電力と熱の問題が深刻になった(例えばインテルのXeonプロセッサの中には、汎用機のCPUに匹敵する巨大なパッケージに巨大なヒートシンクを取り付けたものもあった)。 この問題を解決すべく一次記憶の高速化とそれを結ぶバスの強化が行われている。CPUバスの駆動周波数が1GHzを超え10Gbyte/秒もの帯域を持つプロセッサも存在する。
※この「TLBにおけるスラッシング」の解説は、「スラッシング」の解説の一部です。
「TLBにおけるスラッシング」を含む「スラッシング」の記事については、「スラッシング」の概要を参照ください。
- TLBにおけるスラッシングのページへのリンク