TLBのエラッタ問題
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/07/22 01:32 UTC 版)
「AMD Phenom」の記事における「TLBのエラッタ問題」の解説
K10 マイクロアーキテクチャでの最初のリビジョンである B2 では、全 CPU モデルで L2 キャッシュの不具合が原因で、L3 キャッシュ内容が特定の条件で破壊されるという、エラッタの存在が公表されている。L2 / L3 キャッシュと Translation Lookaside Buffer (TLB) に関わる問題であり、最悪の場合、OS がフリーズしたりデータが破損したりする可能性があるが、通常使用によるエラッタによっての問題の発生確率は低い。 このエラッタを回避するには、BIOS や OS によってモデル固有レジスタ (MSR; Model Specific Register) の設定で TLB のキャッシュを無効化するしかないが、TLB のキャッシュを無効化した場合はアプリケーション レベルで性能が 5% から 10% 低下する。このエラッタは同じ K10 マイクロアーキテクチャを採用する Opteron でも発生し、Barcelona の一時販売停止から大量出荷の延期に繋がると共に、高価格で販売できる新製品の出足を挫いた。 Phenom の発売後まもなく TLB のキャッシュを無効化するための MSR の変更を行うコードを含んだ BIOS や OS での対策が始まり、2008年3月からはエラッタを解消した B3 ステップが順次発売されている。通常、ステッピングの更新でモデルナンバーが変更されることはないが、B3 ステップの Phenom はモデル ナンバーが 50 増加しており異例の差別化が図られた。
※この「TLBのエラッタ問題」の解説は、「AMD Phenom」の解説の一部です。
「TLBのエラッタ問題」を含む「AMD Phenom」の記事については、「AMD Phenom」の概要を参照ください。
- TLBのエラッタ問題のページへのリンク
