RISC-Vとは？ わかりやすく解説

ウィキペディア
索引トップ 用語の索引 ランキング カテゴリー
ウィキペディアウィキペディア

RISC-V

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/04/05 20:50 UTC 版)

RISC-V（リスク ファイブ）はカリフォルニア大学バークレー校で開発されオープンソースで提供されている命令セットアーキテクチャ（英: instruction set architecture、ISA）である[2]。


脚注
  1. ^ a b c “History” (英語). RISC-V International. 2023年9月29日閲覧。
  2. ^ "RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration" RISC-V International. About RISC-V. 2023-06-17閲覧.
  3. ^ “Insider's Computer Dictionary：ロード／ストア・アーキテクチャ とは？ - ＠IT”. atmarkit.itmedia.co.jp. 2024年3月29日閲覧。
  4. ^ “ロード・ストア命令 - くみこみックス”. mix.kumikomi.net. 2024年3月29日閲覧。
  5. ^ Privileged ISA Specification - RISC-V International
  6. ^ a b c “Instruction Sets Should be Free”. U.C. Berkeley Technical Reports. Regents of the University of California. 2016年11月15日閲覧。
  7. ^ Demerjian, C. (2013年). “A long look at how ARM licenses chips: Part 1”. SemiAccurate. 2018年7月21日閲覧。“How ARM licenses it’s IP for production: Part 2”. 2018年7月21日閲覧。
  8. ^ a b c d “The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”. University of California, Berkeley. 2017年5月25日閲覧。
  9. ^ “Draft Privileged ISA Specification 1.9”. RISC- V. RISC-V Foundation. 2016年8月30日閲覧。
  10. ^ Patterson, David A; Ditzel, David R. (October 1980). “The Case for the Reduced Instruction Set Computer”. ACM SIGARCH Computer Architecture News 8 (6): 25. doi:10.1145/641914.641917. http://dl.acm.org/citation.cfm?id=641917. 
  11. ^ “Amber ARM-compatible core”. OpenCores. OpenCores. 2014年8月26日閲覧。
  12. ^ “ARM4U”. OpenCores. OpenCores. 2014年8月26日閲覧。
  13. ^ Patterson, David A.; Sequin, Carlo H. (1981). “RISC I: A reduced instruction set VLSI computer”. ISCA: 443-458. 
  14. ^ Katevenis, Manolis G.H.; Sherburne, Jr., Robert W.; Patterson, David A. (August 1983). “The RISC II micro-architecture”. Proceedings VLSI 83 Conference. 
  15. ^ Ungar, David; Blau, Ricki; Foley, Peter; Samples, Dain; Patterson, David (1984). “Architecture of SOAR: Smalltalk on a RISC”. ISCA: 188–197. doi:10.1145/800015.808182. https://doi.org/10.1145/800015.808182. 
  16. ^ Lee, D.D.; Kong, S.I.; Hill, M.D.; Taylor, G.S.; Hodges, D.A.; Katz, R.H.; Patterson, D.A. (1989). “A VLSI chip set for a multiprocessor workstation. I. An RISC microprocessor with coprocessor interface and support for symbolic processing”. IEEE Journal of Solid-State Circuits 24 (6): 1688-1698. doi:10.1109/4.45007. https://doi.org/10.1109/4.45007 2023年11月28日閲覧。. 
  17. ^ Finley, Klint. “Turing Prize Winners Paved Way to Smartphone Chips”. Wired.com. 2018年3月21日閲覧。
  18. ^ “AndeStar Architecture”. Andes Technology. 2018年7月19日閲覧。 “Andes is a founding member of the RISC-V Foundation”
  19. ^ “Google, Oracle and HP Join RISC-V”. EE Times. UBM. 2016年2月11日閲覧。
  20. ^ “Members at a Glance”. riscv.org. 2018年1月2日閲覧。
  21. ^ “グーグル、オラクル、HPEなどがRISCプロセッサのオープンな命令セットを開発する「RISC-V」参加へ”. @IT. (2016年1月5日). https://atmarkit.itmedia.co.jp/ait/articles/1601/05/news090.html 2016年10月25日閲覧。 
  22. ^ “U.S.-based chip-tech group moving to Switzerland over trade curb fears” (英語). Reuters. (2019年11月25日). https://www.reuters.com/article/us-usa-china-semiconductors-insight-idUSKBN1XZ16L 2023年1月17日閲覧。 
  23. ^ “Branding Guidelines” (英語). RISC-V International. 2023年1月17日閲覧。
  24. ^ “RISC-V Cores and SoC Overview”. RISC-V (2019年9月25日). 2019年10月5日閲覧。
  25. ^ “China's Alibaba is making a 16-core, 2.5 GHz RISC-V processor”. www.techspot.com. 2019年7月30日閲覧。
  26. ^ T-Head Semiconductor (2021年10月19日). “openc910”. GitHub. 2021年10月30日閲覧。
  27. ^ T-Head Semiconductor (2021年10月19日). “openc906”. GitHub. 2021年10月30日閲覧。
  28. ^ T-Head Semiconductor (2021年10月19日). “opene906”. GitHub. 2021年10月30日閲覧。
  29. ^ T-Head Semiconductor (2021年10月19日). “opene902”. GitHub. 2021年10月30日閲覧。
  30. ^ “Andes Technology”. RISC-V International. 2018年7月10日閲覧。
  31. ^ Manners (2016年11月23日). “Codasip and UltraSoC Combine on RISC-V”. Electronics Weekly. Metropolis International Group, Ltd.. 2016年11月23日閲覧。
  32. ^ “GigaDevice Unveils The GD32V Series With RISC-V Core in a Brand New 32-bit General Purpose Microcontroller”. www.gigadevice.com. 2019年8月29日閲覧。
  33. ^ “Sipeed Longan Nano - RISC-V GD32VF103CBT6 Development Board” (英語). www.seeedstudio.com. 2019年8月29日閲覧。
  34. ^ “GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications”. CNXSoft: Embedded Systems News (2018年2月27日). 2018年3月4日閲覧。
  35. ^ Yoshida, Junko (2018年2月26日). “AI Comes to Sensing Devices”. EE Times. https://www.eetimes.com/document.asp?doc_id=1333003 2018年7月10日閲覧。 
  36. ^ "GreenWaves Technologies Announces Availability of GAP8 Software Development Kit and GAPuino Development Board" (Press release). 22 May 2018.
  37. ^ Shilov. “Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative”. www.anandtech.com. 2019年5月23日閲覧。
  38. ^ “Western Digital Releases SweRV RISC-V Core Source Code” (英語). AB Open (2019年1月28日). 2019年5月21日時点のオリジナルよりアーカイブ。2019年10月2日閲覧。
  39. ^ Cores-SweRV - GitHub
  40. ^ “SEGGER Adds Support for SiFive's Coreplex IP to Its Industry Leading J-Link Debug Probe”. 2017年9月19日閲覧。
  41. ^ “PR: SEGGER Embedded Studio supports RISC-V architecture”. 2017年11月23日閲覧。
  42. ^ “PR: SEGGER presents RTOS, stacks, middleware for RISC-V”. 2017年12月8日閲覧。
  43. ^ “HiFive1”. SiFive. 2018年7月10日閲覧。
  44. ^ SiFive. “Hi-Five1: Open-source Arduino-Compatible Development Kit”. Crowd Supply. 2016年12月2日閲覧。
  45. ^ “FU540 SoC CPU”. SiFive. 2018年10月24日閲覧。
  46. ^ “CloudBEAR”. 2018年10月16日閲覧。
  47. ^ “Syntacore”. 2018年12月11日閲覧。
  48. ^ “SCR1, open-source RISC-V core”. 2018年12月11日閲覧。
  49. ^ “RISC-V workshop proceedings” (2016年12月11日). 2018年12月11日閲覧。
  50. ^ "Re: [isa-dev] RISC V ISA for embedded systems" (Mailing list). 2016年11月10日閲覧。
  51. ^ “C-DAC announces Tech Conclave 2019”. The Times of India. 2019年4月12日閲覧。
  52. ^ “NOEL-V Processor”. Cobham Gaisler. 2020年1月14日閲覧。
  53. ^ “Esperanto exits stealth mode, aims at AI with a 4,096 core 7nm RISC-V monster”. wikichip.org (2018年1月). 2018年1月2日閲覧。
  54. ^ “PULPino GitHub project”. GitHub. 2018年2月2日閲覧。
  55. ^ “Accelerator Stream”. European Processor Initiative (EPI). 2020年2月22日閲覧。
  56. ^ Redmond (2019年8月20日). “How the European Processor Initiative is Leveraging RISC-V for the Future of Supercomputing”. RISC-V International News. RISC-V International. 2020年4月9日閲覧。
  57. ^ Xie, Joe (July 2016). NVIDIA RISC V Evaluation Story. 4th RISC-V Workshop. Youtube.
  58. ^ Andrei Frumusanu (2019年10月30日). “SiFive Announces First RISC-V OoO CPU Core: The U8-Series Processor IP”. Anandtech. 2019年11月14日閲覧。
  59. ^ スティーブンソンのロケットにちなんで命名
  60. ^ Asanović. “rocket-chip”. GitHub. RISC-V International. 2016年11月11日閲覧。
  61. ^ Celio. “riscv-boom”. GitHub. Regents of the University of California. 2020年3月29日閲覧。
  62. ^ 「きかんしゃトーマス」を題材にした童話に出てくる架空の列車の島に由来
  63. ^ Celio. “ucb-bar/riscv-sodor”. github. Regents of the University of California. 2019年10月25日閲覧。
  64. ^ Wolf. “picorv32”. GitHub. 2020年2月27日閲覧。
  65. ^ “scr1”. GitHub. Syntacore. 2020年1月13日閲覧。
  66. ^ Traber. “PULP: Parallel Ultra Low Power”. ETH Zurich, University of Bologna. 2016年8月5日閲覧。
  67. ^ Maruyama, Munetomo (2023-05-11), mmRISC-1 : RISC-V RV32IMAFC Core for MCU, https://github.com/munetomo-maruyama/mmRISC-1 2023年6月28日閲覧。 
  68. ^ Almatary, Hesham. “RISC-V, seL4”. seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). 2018年7月13日閲覧。
  69. ^ Almatary, Hesham. “heshamelmatary”. GitHub. 2018年7月13日閲覧。
  70. ^ “[JavaScript ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox.]”. RISCV.org. 2019年1月17日閲覧。
  71. ^ Waterman, Andrew. “Draft Privileged ISA Specification 1.9”. RISC-V. RISC-V Foundation. 2016年8月30日閲覧。
  72. ^ "FreeBSD Wiki: RISC-V".
  73. ^ "FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed".
  74. ^ Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”. Google Groups. Google. 2018年7月19日閲覧。
  75. ^ “Architectures/RISC-V”. Fedora Wiki. Red Hat. 2016年9月26日閲覧。
  76. ^ Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”. Google Groups. Microsemi. 2017年2月15日閲覧。

[続きの解説]

「RISC-V」の続きの解説一覧

ウィキペディア小見出し辞書
索引トップ 用語の索引 ランキング
ウィキペディアウィキペディア

RISC-V (カリフォルニア大学バークレイ校)

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/02/28 07:19 UTC 版)

「RISC」の記事における「RISC-V (カリフォルニア大学バークレイ校)」の解説

オープンでフリーの命令セット。ハードウェアの実装は、企業、開発者によって行われている。

※この「RISC-V (カリフォルニア大学バークレイ校)」の解説は、「RISC」の解説の一部です。
「RISC-V (カリフォルニア大学バークレイ校)」を含む「RISC」の記事については、「RISC」の概要を参照ください。

ウィキペディア小見出し辞書の「RISC-V」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。

英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

カテゴリ一覧

全て

＋ ビジネス

＋ 業界用語

＋ コンピュータ

＋ 電車

＋ 自動車・バイク

＋ 船

＋ 工学

＋ 建築・不動産

＋ 学問

＋ 文化

＋ 生活

＋ ヘルスケア

＋ 趣味

＋ スポーツ

＋ 生物

＋ 食品

＋ 人名

＋ 方言

＋ 辞書・百科事典

すべての辞書の索引

あいうえお
かきくけこ
さしすせそ
たちつてと
なにぬねの
はひふへほ
まみむめも
やゆよ
らりるれろ
わをん
がぎぐげご
ざじずぜぞ
だぢづでど
ばびぶべぼ
ぱぴぷぺぽ
ＡＢＣＤＥ
ＦＧＨＩＪ
ＫＬＭＮＯ
ＰＱＲＳＴ
ＵＶＷＸＹ
Ｚ
１２３４５
６７８９０
記号

Weblioのサービス

「RISC-V」の関連用語

1
公開資料、解説書
ウィキペディア小見出し辞書
78% |||||

2
ルネサス エレクトロニクス
ウィキペディア小見出し辞書
52% |||||

3
RISC/os
百科事典
50% |||||

4
現行のプロセッサ
ウィキペディア小見出し辞書
34% |||||

5
公式サポート
ウィキペディア小見出し辞書
32% |||||

6
PA-RISC
百科事典
30% |||||

7
設計特徴
ウィキペディア小見出し辞書
30% |||||

8
OpenCores
百科事典
30% |||||

9
デスクトップ市場を失う
ウィキペディア小見出し辞書
30% |||||

10
富士通 FR
百科事典
30% |||||

RISC-Vのお隣キーワード

RISABOOO

RISAT

RISC

RISC CPUと直交性

RISC Single Chip

RISC 対 CISC

RISC-V

RISC/os

RISCの例

RISCの先駆者

RISCの機能

RISC以前の設計思想

RISC形成

検索ランキング

   

 英語⇒日本語
日本語⇒英語		    


RISC-Vのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアのRISC-V (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのRISC (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2024 GRAS Group, Inc.RSS