Xtensaコンフィギュラブル・コアとは? わかりやすく解説

Weblio 辞書 > 辞書・百科事典 > ウィキペディア小見出し辞書 > Xtensaコンフィギュラブル・コアの意味・解説 

Xtensaコンフィギュラブル・コア

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/05/05 14:49 UTC 版)

Tensilica」の記事における「Xtensaコンフィギュラブル・コア」の解説

Xtensa DPU (データプレーン処理ユニット)は、小規模で低消費電力でありキャッシュ持たないマイクロコントローラーとしてから、高性能同時に16並列処理可能なSIMDと3命令投入できるVLIW DSP備えたコアとしてまで、使用することができる。 例えばテンシリカのようなIPプロセッサ・ベンダーは、キャッシュ大きさプロセッサーバス幅データ用RAM命令RAMメモリ管理有無割り込み制御といった機能組み合わせてライセンス供与先の求めIPコア提供するのが一般的である。しかし、ケイデンス・テンシリカは、ユーザー再構成可能な命令セットという鍵となる機能持っているため、差別化されている。 提供され構成ツール使用することで、顧客はXtensaの基本となる命令セットに、独自に定義した命令追加し拡張することができる。拡張できるものとしては、SIMD命令新しいレジスター・ファイル、マルチプロセッサでのプロセッサ間の通信のためのデータ転送インターフェイスなどがある。プロセッサ構成決まったら、ケイデンスのプロセッサー・ジェネレーター・サービスが、カスタマイズされたXtensa IPコアとプロセッサー・デザイン・キット、ソフトウェア開発キット生成する。この過程は高度に自動化されており、設計者命令追加とそれによる性能改善と、消費電力とのトレードオフ簡単に実験することができる。 プロセッサ・キットには、構成したIPコア顧客チップ設計環境統合するために必要なもの含まれている。これには、コアハードウェア記述(合成可能なRTLまたはレイアウト済み形式)、タイミングI/O制限、独自のRAMキャッシュFIFO対す要求事項含まれる。ソフトウェア・キットは、Eclipseベース統合開発環境であり、GNU Compiler CollectionベースとしたツールチェインC/C++コンパイラアセンブラリンカデバッガ)を使用している。命令セットシミュレータにより、顧客実際ハードウェアでき上がる前にアプリケーション開発開始できる

※この「Xtensaコンフィギュラブル・コア」の解説は、「Tensilica」の解説の一部です。
「Xtensaコンフィギュラブル・コア」を含む「Tensilica」の記事については、「Tensilica」の概要を参照ください。

ウィキペディア小見出し辞書の「Xtensaコンフィギュラブル・コア」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「Xtensaコンフィギュラブル・コア」の関連用語

1
30% |||||

Xtensaコンフィギュラブル・コアのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



Xtensaコンフィギュラブル・コアのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのTensilica (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS