カーAV/ホームAV用

ウィキペディア小見出し辞書

カーAV/ホームAV用

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/06/03 05:19 UTC 版)

「UniPhier」の記事における「カーAV/ホームAV用」の解説

PH1-Lite II デジタルテレビ向け。派生LSIとしてPH1-Lite IIS、PH1-Lite IIPが存在 PH1-Pro(品番：MN2WS0030） 65nmプロセスで製造されている。CPUコアのクロックは300MHz。DMR-BW200などに搭載 PH1-Pro II(品番：MN2WS0038) 45nmプロセスで製造されており、CPUコアのクロックを350MHzまで向上、H.264HP enc/decを搭載させながら省電力化している。 またメモリはDDR2-800に対応させ、新たに周辺機能としてIEEE1394を統合した。DMR-BW800などに搭載 PH1-Pro IIP(品番：MN2WS0043) 45nmプロセスで製造されている。BDプレーヤー向け。H.264HPエンコーダが省かれている。 UniPhier4H-DTV1(品番：MN2WS0052) 45nmプロセスで製造されている。デジタルテレビ向け。グローバル対応、H264デコーダ搭載、HE-AAC対応。 PH1-Pro 3(品番：MN2WS0140) 45nmマルチVtプロセスで製造されており、CPUコアのクロックは最大500MHzまで向上、従来のキャッシュメモリにあたるL1キャッシュは命令/データ共に2倍の32KBとし、L2キャッシュを128KB内蔵した。 外部メモリはDDR3-1333に対応、周辺機能としてUSBやEthernetコントローラを統合し、シリアルATAとSDカードの同時接続数をそれぞれx2、x3と増やしている。DMR-BWT3000などに搭載 BDP用システムLSI（品番：MN2WS0150） 32nmゲートファースト・マルチVthプロセスで製造され、High-k/メタルゲートトランジスタの採用、CPUコアのクロックは486MHz。 MPEG-4 MVC対応・周辺機能の強化をしながら、LSI消費電力で約40％、実装面積で約30％の削減が謳われている。 スマートテレビ用UniPhier-DTV（品番：MN2WS0220） 45nmプロセスで製造。メインCPUを独自開発の「AM34」の2CPU構成から、ARMの「Cortex-A9」のデュアルコア構成へと変更、最大1.4GHzで動作する。 メディアプロッサは従来同様UniPhierプロセッサだが、実行ユニットがIPP3となり、L2キャッシュをメインCPUと共有化、800MHzで動作する。 グラフィックスはOpenGL ES 2.0、OpenGL ES 1.1対応。AV入出力機能として2D-3D変換、3Dフォーマッタなどの表示制御機能を搭載し、4ポートまでのHDMIに対応。 外部メモリはDDR3-1600対応。メインCPU、メディアプロッサ、グラフィックス回路の間で共有するユニファイドメモリアーキテクチャとなっている。 PH1-Pro4（品番：MN2WS0230） MN2WS0220をベースに4K・多チャンネル同時処理に対応した高画質・多チャンネル対応配信向けシステムLSI。 Blu-rayプレーヤ用システムLSI（品番：MN2WS0260） 光ディスクコントローラやDRC、タイマなどのフロントエンド部、HDMI (ver1.4) 等の周辺IFを統合。外付けメモリのデータバス幅32-bit化。CPUはAM34-SMP x2、486 MHz。 高性能・合理化対応スマート端末用システムLSI PH1-sLD8(品番：MN2WS0270シリーズ) シングルコアのARM Cortex-A9と高速並列メディア処理プロセッサ (IPP3) を搭載し、新たに分散処理ソフトアーキテクチャを採用した、普及型スマート端末向けシステムLSI。 PH1-Pro5（品番：MN2WS0300） CPUにARM Cortex-A9 1.2GHz クアッドコア、メディアプロセッサにIPP 3.3 1.2GHzを搭載。HEVC(H.265)形式4K/60p動画のリアルタイムデコードや8K4Kへのアップコンバートに対応。 4Kメディア再生用 1チップLSI (品番：MN2WS03101AA) HDCP2.2対応 HDMI2.0 Tx/ Rx のPHY内蔵。Blu-rayプレーヤーなど4K映像ボックスシステム用のアプリケーションLSI。PH1-Pro5と同じアーキテクチャを使用。