プラットフォーム・コントローラー・ハブ プラットフォーム・コントローラー・ハブの概要

ウィキペディア

プラットフォーム・コントローラー・ハブ

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/02/23 08:19 UTC 版)

この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。 出典検索?: "プラットフォーム・コントローラー・ハブ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2015年7月）

Intel CG82NM10 (Tiger Point)

PCHはいくつかのデータパスを管理し、Intel製CPUの機能のサポートする役割を果たしている。これらの機能には、システムクロック、Flexible Display Interface (FDI)、Direct Media Interface (DMI)が含まれる。ただしFDIはGPU統合プロセッサのサポートにしか使われない。このように、I/OにおけるチップセットとCPUの関係は以前のアーキテクチャから見直されている。メモリコントローラやPCIレーンなどの以前のノースブリッジの機能のいくつかはCPUに統合され、PCHは残りのノースブリッジの機能と伝統的なサウスブリッジの機能を併せ持っている。

概要

PCHアーキテクチャはインテルによる以前のハブアーキテクチャを継承しつつ、プロセッサ・マザーボード間で次第に問題になりつつあったパフォーマンスボトルネックを解消するようデザインされている。時間とともに、CPUの速度は増加し続けたが、フロントサイドバス（FSB, CPUとマザーボード間の接続）の帯域幅の増加は比較的少なく、結果としてFSBが最大のパフォーマンスボトルネックになっていた。

以前のハブアーキテクチャでは、マザーボードはノースブリッジとサウスブリッジからなる2種類のチップセットを搭載していた。ボトルネックへの解決策として、伝統的にノースブリッジやサウスブリッジに属していたいくつかの機能は再配置された。ノースブリッジは完全に廃止され、メモリコントローラと拡張カード用のPCI Expressレーンの機能は完全にCPUダイ・パッケージに統合された。

PCHは残りのノースブリッジの機能（クロックなど）をサウスブリッジの機能と足しあわせたものである。システムクロックは以前は接続であったがPCHでは完全に融合している。Flexible Display Interface (FDI)とDirect Media Interface (DMI)の2つの異なる接続がPCHとCPUの間に存在している。FDIはチップセットがプロセッサの統合グラフィックスをサポートする必要がある場合にのみ用いられる。Intel Management Engineは同様にNehalemプロセッサおよび5系のチップセットからPCHに移動させられた。

ノースブリッジがCPUに統合されたことで、チップセットに必要とされる帯域幅は緩和された。

関連項目

• インテル チップセット
• システム・コントローラ・ハブ (SCH)
• I/O コントローラー・ハブ (ICH)
• PCI IDE ISA Xcelerator (PIIX)

表 話 編 歴 インテルのマイクロプロセッサ
生産終了	x86以前（4ビット） 4004 4040 x86以前（8ビット） 8008 8080 8085 x86（x86-16、16ビット） 8086 8088 80186 80188 80286 IA-32（x86-32、32ビット） 80386 80486 * DX2 DX4 Pentium (1993年) Pro II III 4 4-M M Core Celeron M Celeron D A100 EP80579 Quark x64（x86-64、64ビット） Pentium 4 D EE Dual-Core Celeron D Core 2 IA-64（64ビット） Itanium その他 iAPX 432 — RISC: i860 i960 StrongARM XScale
現行	x64（x86-64、64ビット） Atom Celeron Pentium Core i3 i5 i7 i9 X M Xeon Phi
その他	CPUソケット チップセット PCH HD Graphics Xe GMA ICH チック・タック Larrabee
マイクロ アーキテクチャ	P5   P5ベースのコア 0.90 μm P5 0.60 μm P54C 0.35 μm P54CS P55C 0.25 μm Tillamook P6   P6ベースのコア 0.50 μm P6 0.35 μm P6 Klamath 0.25 μm Mendocino Dixon Tonga Covington Deschutes Katmai Drake Tanner 180 nm Coppermine Cascades 130 nm Tualatin Banias 90 nm Dothan Stealey 65 nm Yonah Sossaman NetBurst   NetBurstベースのコア 180 nm Willamette Foster 130 nm Northwood Gallatin Prestonia 90 nm Tejas/Jayhawk Prescott Smithfield Nocona Irwindale Cranford Potomac Paxville 65 nm Cedar Mill Presler Dempsey Tulsa Core   Coreベースのコア 65 nm Merom-L Merom Conroe-L Allendale Conroe Kentsfield Woodcrest Clovertown Tigerton 45 nm Penryn Penryn-QC Wolfdale Yorkfield Wolfdale-DP Harpertown Dunnington Atom   Atomのマイクロアーキテクチャ 45 nm Bonnel 32 nm Saltwell 22 nm Silvermont 14 nm Airmont Goldmont Goldmont Plus 10 nm Tremont Intel 7 Gracemont Nehalem   Nehalemベースのコア 45 nm Nehalem (Clarksfield Lynnfield Jasper Forest Bloomfield Gainestown Beckton) 32 nm Westmere (Arrandale Clarkdale Gulftown) Sandy Bridge   Sandy Bridgeベースのコア 32 nm Sandy Bridge 22 nm Ivy Bridge Haswell   Haswellベースのコア 22 nm Haswell/Haswell Refresh 14 nm Broadwell Skylake   Skylakeベースのコア 14 nm Skylake Kaby Lake Coffee Lake Amber Lake Whiskey Lake Cascade Lake Comet Lake Cooper Lake 10 nm Cannon Lake Cypress Cove   Cypress Coveベースのコア 14 nm Rocket Lake Sunny Cove   Sunny Coveベースのコア 10 nm Ice Lake Willow Cove   Willow Coveベースのコア 10 nm Tiger Lake Golden Cove (+Gracemont)   Golden Coveベースのコア Intel 7 Alder Lake Sapphire Rapids Raptor Cove (+Gracemont)   Raptor Coveベースのコア Intel 7 Raptor Lake Emerald Rapids Redwood Cove (+Crestmont)   Redwood Coveベースのコア Intel 4 Meteor Lake Intel 3 Granite Rapids Sierra Forest Lion Cove (+Skymont)   Lion Coveベースのコア Intel 20A Arrow Lake Intel 18A Lunar Lake
カテゴリ