Intel 5 Series
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/05/22 00:29 UTC 版)
「インテル チップセット」の記事における「Intel 5 Series」の解説
Nehalem世代から、ノースブリッジであるメモリコントローラハブ (MCH) が廃止され、CPUに統合された。しかしX58 Expressのみは従来通りノースブリッジ+サウスブリッジの構成で、PCI Express2.0とのアタッチポイント（AP、接続点）をサウスブリッジ (ICH) に持つ。 一方、P55 Express以降では、メモリコントロールの他、PCI Express2.0 x16 や Clarkdaleコア以降のGPU統合CPU（Core i5 600 番台とCore i3 ）のアタッチポイント（AP、接続点）などをCPUに統合し、ノースブリッジ+サウスブリッジの機能を一体化したプラットフォーム・コントローラー・ハブ (PCH) へと移行した。そのためグラフィックス統合チップはラインナップされないが、GPU統合CPU向けにはI/O機能を持つ専用チップが用意される。このCPUとPCHによる2チップ構成のプラットフォームには、Ibex Peak（アイベックスピーク）の開発コードネームが与えられた。この変更で、これまでインテルCPU向けグラフィックス統合チップを揃えていた、SiS、VIA、NVIDIAが、インテル向けチップセットを開発するメリットを失うなど、チップベンダーへの影響も少なくない。 また、X58 Expressとそれ以外ではメモリチャネルやCPUソケットが異なり、ハイエンド製品とパフォーマンス以下の製品群との互換性は完全に無くなった。
※この「Intel 5 Series」の解説は、「インテル チップセット」の解説の一部です。
「Intel 5 Series」を含む「インテル チップセット」の記事については、「インテル チップセット」の概要を参照ください。
- Intel 5 Seriesのページへのリンク
