現実の回路
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2018/02/02 19:03 UTC 版)
理想的な回路は、多くの理由から実際の積分器の設計ではない。実際のオペアンプは、有限オープンループ利得、入力オフセット電圧、入力バイアス電流 ( I B {\displaystyle I_{B}} ) を持つ。このことは理想的な設計に対していくつかの問題を引き起こす可能性がある。中でも最も重大なのは、 v in = 0 {\displaystyle v_{\text{in}}=0} のとき、出力オフセット電圧と入力バイアス電流 I B {\displaystyle I_{B}} によりキャパシタに電流が流れ、オペアンプが飽和するまでの時間、出力電圧がドリフトする。同様に v in {\displaystyle v_{\text{in}}} が0Vを中心とする (つまりDC成分を含まない) 信号である場合、理想回路ではドリフトは考えられないが、実際の回路では発生する可能性がある。入力バイアス電流の影響を打ち消すためには、Ronを以下にセットする必要がある。 R on = R 1 | | R f {\displaystyle R_{\text{on}}=R_{1}||R_{f}} . すると、誤差電圧は以下のようになる。 V E = ( R f R 1 + 1 ) V I O S {\displaystyle V_{\text{E}}=\left({\frac {R_{\text{f}}}{R_{1}}}+1\right)V_{IOS}} したがって、入力バイアス電流は正と負の両方の端子で、同じ電圧降下を生じさせる。実際の回路は以下のようになる。 また、DC定常状態では、キャパシタは開回路として動作する。よって理想回路のDC利得は無限大（実際には理想的ではないオペアンプのオープンループ利得）である。これを対処するためには、上図に示したように、大きな抵抗 R F {\displaystyle R_{F}} をフィードバックのキャパシタと並列に挿入する。これにより回路のDC利得を有限の値に制限し、出力ドリフトはDC誤差がなるべく小さい有限値に変化する。上図を参照すると V E = ( R f R 1 + 1 ) ( V I O S + I B I ( R f ∥ R 1 ) ) {\displaystyle V_{\text{E}}=\left({\frac {R_{\text{f}}}{R_{1}}}+1\right)\left(V_{IOS}+I_{BI}\left(R_{\text{f}}\parallel R_{1}\right)\right)} ここでは V I O S {\displaystyle V_{IOS}} は入力オフセット電圧、 I B I {\displaystyle I_{BI}} は逆相端子の入力バイアス電流を表す。 R f ∥ R 1 {\displaystyle R_{f}\parallel R_{1}} は2つの抵抗器を並列にしたときの抵抗値を表す。 実際には、回路の利得は、1V当たりのpCなどのように、電圧出力を得るために必要な電荷の入力で表される。
※この「現実の回路」の解説は、「電荷増幅器」の解説の一部です。
「現実の回路」を含む「電荷増幅器」の記事については、「電荷増幅器」の概要を参照ください。
- 現実の回路のページへのリンク
