強誘電体メモリ 構造と動作原理

ウィキペディア

強誘電体メモリ

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/05/12 01:56 UTC 版)

構造と動作原理

FeRAMのセルにはキャパシターが用いられており、この意味においては、DRAMと基本的に類似したセルである。しかし、このキャパシターの極板間の材料には強誘電体が用いられているという点で、FeRAMはDRAMとは大きく異なる。

メモリセル構成としては、FeRAMには大きく分けて2種類が提案されている。具体的には、強誘電体キャパシター（C）とメモリセル選択用のMOSFET（T）を組み合わせる1T1C型（キャパシター型）と、これをベースにして2つのキャパシターを逆向きに分極させることでデータの信頼性を高めている2T2C型である。なお、1T1C型はDRAMと同じメモリセル構成でもある。

更に、この他に、ゲート絶縁膜が強誘電体から成るMFS-FET又はMFMIS-FETを用いる1T型（トランジスター型）が存在し、これは特にFFRAMと呼ばれて区別されている。

FeRAMでは、FETをオンさせただけではビット線にはデータは出力されない。何故ならば、セルであるキャパシターに電圧が印加されない状態では、セルに記憶されているデータが1であるか0であるかは強誘電体膜中に保存されているので、それを読み出すにはソースプレートを駆動してキャパシターに電圧を印加して強誘電体膜中の分極を外部に電荷量として読み出さなければならないからである（これは読み出しに静電容量が極めて大きいセルキャパシターを駆動する時間を必要とすることも意味する。）。従って、FeRAMにおいては、ワード線とビット線以外にも、ソースプレートの駆動線と特定のセルのそれを駆動するためのデコーダー回路が必要となる。

このためFeRAMでは、セルの微細化やアクセス速度の高速化は困難であった。これらの欠点を克服すべく、東芝がChainFeRAMと呼ばれる新しいメモリセル構造のFeRAMを2001年に発表している。

FeRAMのメモリセル

• 
  1T1C型及び1T型(最も基本的な構成)
• 
  2T2C型
• 
  2T2C型のタイミングチャート

回路図中の着色部分は強誘電体キャパシターを示す。

1T1C型

書き込み時にはワード線でセルである強誘電体キャパシターを選択し、ビット線とソースプレートの間に電圧を印加して強誘電体膜を分極させる。読み出し時にはパルス電圧を加えて分極反転による電流が流れたかどうかでセルに蓄えられたデータをセンスアンプで判定する。この時、分極は元の状態に依らずに電圧印加方向を向く（同方向ならば電流が流れず、反対方向ならば分極反転して電流が生じる。）ので、破壊読出しとなる。このため、読み出す時には必ず再書き込みを必要とするので、書き込み回数に読み出し回数も含まれる。

キャパシター膜が常誘電体でなく強誘電体であるので、FETにリーク電流が有ったり電源が遮断されてもキャパシターの電荷を失わない（データが消えない）。つまり、不揮発メモリであると同時にリフレッシュが不要であるため、消費電力が少ない。

2T2C型

1T1C型と同様にワード線に拠ってセルの強誘電体キャパシター1を選択する。書き込みは同様にソースプレートの昇圧によっが、この時に、対となっている強誘電体キャパシター2の電界効果トランジスタのビット線にも時間差を付けて昇圧する。このままではソースプレートを降圧した時点で対となっている側の強誘電体キャパシター2には負の電圧が印加されるため、書き込みを意図している強誘電体キャパシター1とは逆方向に残留分極が発生する。こうして互いに異なる向きの分極が形成されるため、「0・1」または「1・0」という組み合わせでデータを表す。

読み出し時も同様にワード線とソースプレートを昇圧して、ビット線のどちらの電圧の変化が大きいか（どちらに変位電流が流れるか）を測定することでデータを判定する。なお、この時に順方向の分極を持つ強誘電体キャパシター1でも電圧が変化するのは分極の微小変位によるものである。また、読み出し時に、強誘電体キャパシター2のワード線より先にソースプレートを降圧すると、負の電圧が印加されて再書き込みが行なわれ、読み出し時のデータ破壊を防げる。