処理の概要
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2017/01/18 13:46 UTC 版)
機能ごとに固定された専用回路を切り替えるのではなく、演算処理を行うハードワイヤード回路の再配置を行って専用回路を構成し、複数の演算部が協調してパイプラインによる演算処理を行う。 一般には、ALU(Arithmetic Logical Unit)と呼ばれる演算部が数十から数千個ほどが並び、各ALU間はクロスバ・スイッチのような配線で接続される。 例えば数百段もの深いパイプライン処理を行うには、数百段の演算部を専用に備えるか、それが不可能なら従来型の数個のCPUコアで順次実行するという方法が存在するが、動的再構成技術を使えば、数百段をいくつかに分割して例えば数十段分を演算してから、すばやく次の数十段分の演算に対応した回路構成に組み替えて実行を続けることが出来る。この例では一連のパイプライン処理を複数個に分割するので、それぞれの間ではパイプラインによる処理の連続性は失われて演算効率は低下するが、数百段をすべて備える必要がなく求める処理速度に応じた適度な回路規模で済み、パイプライン処理すべき演算内容が変わっても配線プログラムの変更で対応できる、などの利点がある。 最大数千個にもなる演算部同士の配線は、出来るだけ柔軟な組み換えが可能になるようにしながらも、過剰に引き廻して接続点を無闇に増やすのは回路面積を増やすと同時に処理性能を低下させるので避ける必要がある。最適なマトリクス配線の方法は使用する演算対象でも異なると考えられ、各社で研究している段階である。 1秒間に数十回以上の頻度で配線は変更され、多くの製品では配線の変更動作は1クロックで行えるため、少ない演算部でも仮想的に多数の処理段数があるように見せかけられる。
※この「処理の概要」の解説は、「動的再構成」の解説の一部です。
「処理の概要」を含む「動的再構成」の記事については、「動的再構成」の概要を参照ください。
- 処理の概要のページへのリンク