動的再構成
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2017/01/18 13:46 UTC 版)
動的再構成(どうてきさいこうせい、ダイナミック・リコンフィギュレイション、Dynamic reconfiguration)とは、コンピュータのハードウェア技術の1つであり、複数の小規模な演算処理部同士をプログラムに従って短時間に頻繁に結線し直すことで、小さな回路規模で複雑なデジタル処理回路を作るものである。
注釈
- ^ ハードワイヤード回路での「パイプライン処理」は、ノイマン型コンピュータの処理高速化手法であるパイプライン処理とは異なり、前者は1クロックごとに次のステージに送られる。
- ^ 通常は演算部内にプログラムを解釈する機構は持たないが、ルネサス・テクノロジ社のPA3では、演算部にLUTとステートマシンを組み合わせたエレメントを使用するため、状態遷移によるプログラム的な動作が行える。ただしPA3では、パイプライン演算用に動的再構成技術を使うのではなく、タイマーやPWM、FIFOといったユーザー構築可能な周辺回路領域としてこの技術を採用した。
- ^ 動的再構成技術を使った製品では1クロック数十ナノ秒程度で回路構成を変更できるが、FPGAでは基本的に不揮発メモリとのやり取りに最短でも書き換え動作に数十ミリ秒かかる、書き換え動作にはリセットが必要になる、など現行製品ではそのまま動的再構成に使用するには問題が多い。ただし、再構成を短時間で済ませた後でバックグランドでメモリに書き込むものがあり、リセットせず稼動中に書き換え可能なものも現れている。FPGAの大手としては米Xilinx社が2010年より動的再構成機能を正式にサポートした新たなVirtexシリーズを製品出荷し、米Altera社はStratix Vでサポートしている。
- ^ 米Xerox社と米Intel社は、2003年にヘテロジニアス・マルチコア型のリコンフィギュラブルLSIであるMXP5800を共同で開発し、翌年にはXerox社の複合機に使用した。
- ^ 富士ゼロックス社の複合印刷機での画像処理用に、アイピーフレックス社は1,000個のALUのマトリックス構成を40msごとに組み換えるLSI、DAPDNA-IMXを開発して製品に採用した。
- ^ NECエレクトロニクス社製の8ビット256個のALUを使ったN社が「STPエンジン」と呼ぶ技術のダイナミック・リコンフィギュラブルLSIが、ソニーの3種の放送用映像機器に使用されている。
- ^ ソニー社ではPSP類やデジタル音楽プレイヤーであるウォークマン類にソニーがVMEと呼ぶダイナミック・リコンフィギュラブル技術を使ったLSI製品を使用している。
- ^ NECエレクトロニクスでは「動的再構成」という呼び方を止めて、製品は「プログラマブルLSI」と呼んでいる。
出典
- ^ 米マイクロプロセッサー・レポート誌 「多様な機能のプロセッサーを組み合わせる動的再構成回路」
- ^ 『やわらかくなるLSI』、日経エレクトロニクス2009年7月27日号
- ^ 2010年,FPGAも動的再構成へ - 日経エレクトロニクス - Tech-On!
- ^ Stratix V FPGA: パーシャルおよびダイナミック・リコンフィギュレーションによる究極の柔軟性
- 1 動的再構成とは
- 2 動的再構成の概要
- 3 歴史
- 動的再構成のページへのリンク