n型チャネル接合型FETのモデル
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/08/06 01:26 UTC 版)
「電界効果トランジスタ」の記事における「n型チャネル接合型FETのモデル」の解説
（MOSFETについてはそちらの記事を参照のこと） 接合型 FET は通常ゲート端子がドレイン・ソース両端子よりも低い電圧で用いる。このときゲート端子は高インピーダンスでほとんど電流を流さない。よって考えるべき電流はドレインからソースへ流れる電流 iDS のみである。 ソース電圧を基準に取り、ゲート電圧を vGS (≤ 0)、ドレイン電圧を vDS と表せば、iDS はこれらの関数としてモデル化される。 ただし以下では vDS ≥ 0 とする。 この関数は、定義域をオーム領域（ohmic region, または線型領域）、飽和領域 (saturation region)、ピンチオフ領域 (pinch-off region) という3つの領域に分割する。ピンチオフ領域はゲート電圧がピンチオフ電圧 (pinch-off voltage) Vp とよばれる負の決まった電圧以下の領域である。この領域では電界によりチャネルにキャリアが存在しなくなり（空乏層）、ドレイン–ソース間に電流は流れない。すなわち、 i D S = 0 ( v G S ≤ V p < 0 ) {\displaystyle i_{\mathrm {DS} }=0\qquad (v_{\mathrm {GS} }\leq V_{\mathrm {p} }<0)} である。 ピンチオフ電圧は FET の種類により異なるがおよそ Vp ≈ −3 V とされる。 飽和領域は、ゲート電圧がピンチオフ電圧よりも大きく、かつドレイン電圧がピンチオフ電圧からみたゲート電圧よりも大きな領域であり、ここでは実質的にドレイン–ソース電流はゲート電圧のみの関数である。すなわち、電流はドレイン電圧によらず一定である。ゲート電圧に関してはピンチオフ電圧から測って理想的には 2 乗の特性をもち、式では、 i D S = I D S S V p 2 ( v G S − V p ) 2 ( V p ≤ v G S ≤ 0 , v G S − V p ≤ v D S ) {\displaystyle i_{\mathrm {DS} }={\frac {I_{\mathrm {DSS} }}{V_{\mathrm {p} }^{2}}}(v_{\mathrm {GS} }-V_{\mathrm {p} })^{2}\qquad (V_{\mathrm {p} }\leq v_{\mathrm {GS} }\leq 0,\;v_{\mathrm {GS} }-V_{\mathrm {p} }\leq v_{\mathrm {DS} })} と表される。ただし、IDSS はドレイン飽和電流 (drain saturation current) とよばれる正の電流値で vGS = 0 であるときに流れるドレイン–ソース電流に相当する。このドレイン飽和電流は種類によっても個々の FET によってもかなりのばらつきがある。 これに対して、残りのオーム領域ではドレイン電圧が一定であればドレイン–ソース電流はゲート電圧とともに 1 次でしか増加しない。 一方、ドレイン電圧に関してはそれが 0 のときドレイン–ソース電流が 0 となり、ドレイン電圧とともに上に凸の 2 次曲線を描いて非線型で増加する。モデル上は飽和領域でのゲート電圧の上昇に関する電流の増加と、オーム領域でのドレイン電圧の減少に関する電流の減少は、符号を逆にして 2 乗のオーダーでまったく同じである。すなわち、 i D S = I D S S V p 2 { 2 ( v G S − V p ) v D S − v D S 2 } ( V p ≤ v G S ≤ 0 , 0 ≤ v D S ≤ v G S − V p ) {\displaystyle i_{\mathrm {DS} }={\frac {I_{\mathrm {DSS} }}{V_{\mathrm {p} }^{2}}}\{2(v_{\mathrm {GS} }-V_{\mathrm {p} })v_{\mathrm {DS} }-v_{\mathrm {DS} }^{2}\}\quad (V_{\mathrm {p} }\leq v_{\mathrm {GS} }\leq 0,\;0\leq v_{\mathrm {DS} }\leq v_{\mathrm {GS} }-V_{\mathrm {p} })} となる。 飽和領域は主として増幅用途に用いられるが、オーム領域は特に電圧制御抵抗 (voltage-controlled resistor) として用いることができる。 すなわち、このモデルの特性に基づけば、ゲート端子とゲート端子への入力 x、およびゲート端子とドレイン端子間に同じ大きさの抵抗をつなぎ、ゲート電圧を入力とドレイン電圧とのちょうど中間の電圧 vGS = (x + vDS) / 2 とすることによって、オーム領域での特性を線型化でき、次のように電圧の積に比例した電流を得ることができる。 i D S = I D S S V p 2 ( x − 2 V p ) v D S {\displaystyle i_{\mathrm {DS} }={\frac {I_{\mathrm {DSS} }}{V_{\mathrm {p} }^{2}}}(x-2V_{\mathrm {p} })v_{\mathrm {DS} }} (オーム領域) ただしこれは vDS ≥ 0 のオーム領域でのみ成立する補正であることに注意する必要がある。
※この「n型チャネル接合型FETのモデル」の解説は、「電界効果トランジスタ」の解説の一部です。
「n型チャネル接合型FETのモデル」を含む「電界効果トランジスタ」の記事については、「電界効果トランジスタ」の概要を参照ください。
- n型チャネル接合型FETのモデルのページへのリンク
