DRAMキャパシタ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/10/19 08:12 UTC 版)
Dynamic random-access memory(DRAM)キャパシタもALDのアプリケーションの一つである。個々の DRAMセルは1ビットのデータを保存でき、それぞれ一つのMOSトランジスタとキャパシタから構成されている。メモリ密度を更に増大させるために効果的なキャパシタのサイズ低減に努力が払われている。静電容量に影響することなくキャパシタのサイズを変えるには、スタック型やトレンチ型キャパシタなどの異なるセル形態が使われている。トレンチ型キャパシタなどの出現と共に、これらのタイプのキャパシタ製造、特に半導体サイズ微細化に関わる問題が明らかになってきた。ALDはトレンチ形状を100nmより先に推し進めた。材料単層を成膜できる特性により、材料の多様なコントロールが可能となった。不完全な膜成長の若干の問題（主に不足もしくは基板が低温であったため）を例外として、ALDは絶縁膜やバリア膜などの薄膜形成に有効な手段である。
※この「DRAMキャパシタ」の解説は、「原子層堆積」の解説の一部です。
「DRAMキャパシタ」を含む「原子層堆積」の記事については、「原子層堆積」の概要を参照ください。
ウィキペディア小見出し辞書の「DRAMキャパシタ」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- DRAMキャパシタのページへのリンク
