等価判定と抽象化レベル
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2014/03/16 22:54 UTC 版)
「形式等価判定」の記事における「等価判定と抽象化レベル」の解説
一般に、抽象化レベルの異なる（タイミングの詳細さも異なる）ものの機能的等価性の定義は様々である。 最も典型的な手法は、2つの同期設計仕様に任意の同じ入力信号を与えたときにクロック毎に全く同じ出力信号列を生成することをもって、それらのマシンが等価であるとする。 マイクロプロセッサ設計では、レジスタ転送レベル（RTL）実装での命令セットアーキテクチャ(ISA)仕様の機能の等価性を比較し、両方のモデルで同じプログラムを実行したときに主記憶の内容更新が等しいことを確認する。 システム設計フローでは TLM（Transaction Level Model）での比較を必要とする。例えば、SystemCで書かれたものとそれに対応するRTL仕様を比較する。SoC（System-on-a-Chip）設計ではこのような判定が重要性を増している。
※この「等価判定と抽象化レベル」の解説は、「形式等価判定」の解説の一部です。
「等価判定と抽象化レベル」を含む「形式等価判定」の記事については、「形式等価判定」の概要を参照ください。
ウィキペディア小見出し辞書の「等価判定と抽象化レベル」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- 等価判定と抽象化レベルのページへのリンク
