RMIIとは? わかりやすく解説

RMII

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2020/11/22 16:30 UTC 版)

Media-independent interface」の記事における「RMII」の解説

reduced media-independent interface(RMII)は、PHYMAC接続するのに必要となる信号の数を減らすため開発され規格である。MIIの規格から以下の4点変更された。 2つクロックTXCLKとRXCLKを単一クロック置き換える。このクロックは、出力ではなくPHYへの入力であるため、スイッチなどのマルチポートデバイス内の全てのPHYクロック信号共有できるクロック周波数を25MHzから50MHzに倍増し、データパスは4ビットから2ビット狭める。 RXDV信号CRS信号1つ信号多重化する。 COL信号削除する。 これらの変更は、RMIIがMIIと比較して約半分の数の信号使用することを意味する。 RMIIの信号信号名説方向REF_CLK 連続50MHz基準クロック 基準クロックは、外部クロックソースから両方デバイス入力することも、MACからPHY駆動するともできる。 TXD0 送信データビット0(最初に送信MACPHY TXD1 送信データビット1 MACPHY TX_EN ハイのとき、TXD0とTXD1のデータ送信機クロックする。 MACPHY RXD0 受信データビット0(最初に受信PHYMAC RXD1 受信データビット1 PHYMAC CRS_DV キャリアセンス(CRS)とRXデータ有効(RX_DV)は交互のクロックサイクルで多重化される。10 Mbit/sモードでは、10クロックサイクルごとに切り替わるPHYMAC RX_ER 受信エラースイッチではオプションPHYMAC MDIO 管理データ 双方向 MDC 管理データクロック MACPHY MDCとMDIOは複数PHY共有できる受信機信号送信機信号は同じREF_CLKを基準にしている。 このインタフェースは、MIIの18に対して9個の信号を必要とする。9個の内、マルチポートデバイスでは、MDIO、MDC、REF_CLKは共有できるので、各ポート必要なのは6または7個となる。 RMIIでは50MHzのクロックを必要とし(MIIでは25MHz)、データは1クロック対し2ビットずつ送信される(MIIでは4ビット)。データ立ち上がりエッジでのみサンプリングされる(つまり、ダブルポンピングされない)。 REF_CLKは、100Mbit/sモードと10Mbit/sモード両方で、50MHzで動作するその代わり、10Mbit/sモードでは、送信側PHYまたはMAC)は10クロックサイクルの間全ての信号有効にしておく必要があり、受信機PHYまたはMAC)は10サイクルごとにのみ入力信号サンプリングする

※この「RMII」の解説は、「Media-independent interface」の解説の一部です。
「RMII」を含む「Media-independent interface」の記事については、「Media-independent interface」の概要を参照ください。

ウィキペディア小見出し辞書の「RMII」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「RMII」の関連用語

RMIIのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



RMIIのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのMedia-independent interface (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS