ソリッドステートドライブ 内部構成とその機能

ウィキペディア

ソリッドステートドライブ

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/04/21 03:54 UTC 版)

内部構成とその機能

2.5インチサイズのSATA SSDを分解した画像
（左側の正方形のICがコントローラ、右側の長方形のIC 6個がフラッシュメモリである）

以下の通り、デバイス内にはフラッシュメモリとキャッシュ用のDRAMメモリ、アクセスを制御する専用のコントローラチップなどが組み込まれている。

一般的にSSDで用いられるフラッシュメモリチップの転送速度はHDDよりも劣っている。ただしSSD内部には複数個のフラッシュメモリチップを搭載することができ、それらを専用IC等を用いて並列動作させることで、HDDと同等、あるいはそれ以上の性能が確保されている。

コントローラ

コントローラは、フラッシュメモリチップと接続端子の間で読み書きを制御する集積回路である。一般的なSSDのコントローラには組み込みプロセッサとファームウェアが内蔵されている。SSDの性能と寿命を左右する重要な要素となっており、読み書き速度や書き換え回数の上限もファームウェアを含むコントローラチップの仕様で決まるため、チップベンダーやチップの型番が明記される事が多い。圧縮書き込み機能や暗号化機能を持つものもある。

コントローラが行う処理には次のようなものがある。

• エラー訂正
• ウェアレベリング
• エラーブロックの管理
• リード・ディスターブ（Read disturb）などの不良モード管理
• リード・ライトキャッシング
• ガベージコレクション
• 暗号化

SSDの性能は、デバイス内でのNANDフラッシュチップの並列数により変化する。単体のフラッシュチップは低速であるため、アクセスの負荷がチップに効率的かつ均等に分散される状況では、並列数が帯域幅に比例し、またチップの高いレイテンシも隠蔽されることになる。

フラッシュメモリ

通常は複数個のメモリチップが使用され、データを記憶する。コントローラチップとフラッシュメモリチップのダイの仕様が同じであれば、他の要因でボトルネックに達するまでは、同時にアクセス出来るダイの実装数が多い大容量製品でより書き込み速度が高くなる。

2018年現在、SSD内部の記憶用半導体素子には大記憶容量が比較的容易に得られるNAND型フラッシュメモリが使用されている。

記憶領域についてはフラッシュメモリ同様、積層プロセスを用いて3次元フラッシュメモリ等を記憶チップとして利用し、更なる容量単価の減少と総容量の増加が予定されている。

HDDのような機構部品を持たず、半導体のみにより構成されるSSDは、高集積化の技術的余地が大きく、今後の市場の要求次第では極めて高集積度の不揮発性の記憶装置が作られる可能性がある。SSDだけに限らず、MRAMやFeRAM、ReRAMのような半導体型記憶装置すべてに今後の高集積度化の可能性があるが、NAND型フラッシュメモリは既に製品化されていて記憶容量の集積密度も遜色がないという点で他よりは比較的現実性が高いと考えられる。

現在、3次元セル積層技術が有望な技術として注目されている。例えば東芝は実装面積が18mm×14mmの128GバイトSSDを試作した。これを16個使用すれば1.8インチHDDのパッケージ内に2Tバイトの製品が作れることになる。この試作品では16個の容量32GビットのNANDフラッシュメモリチップと1個のコントローラオップを25μmまで薄く削り、17枚をeMMCパッケージに積層実装した。

2012年6月には中央大学がReRAMとNANDフラッシュメモリを組み合わせたSSDのアーキテクチャを開発した。現時点で量産研究段階にある不揮発性メモリReRAMは、フラッシュメモリより大幅に高コストであるが、読み書きが大幅に高速であるため、キャッシュに用いる事により、SSDの全体としてのスループット向上（高速化）、低消費電力化、長寿命化に資するという。

SSDのコストの約80%を占めるNAND型フラッシュメモリ半導体が安価に大容量化出来れば、販売価格は安く出来る。現状のSLC型を4値による2ビット/セルのMLC型にするだけでなく、既に8値による3ビット/セルのTLC型が実用化されており、また、プロセスルールの微細化によって大容量化が図られている。多値化や微細化によって書き換え回数が減少するが、周辺技術でカバーし切れるのかという問題がある。例えば、90nmのSLC型では書き換え可能回数は10万回程度だったものがMLC型（2bit/cell）の50nm世代では2万回以下に、TLC型40nm世代や2009年 - 2010年から量産が始まったの30nm世代では1万回以下（3,000回という予測もある）にまでなる。

記憶素子の構造による種類

使用するフラッシュメモリの構造により、1つの記録素子に1ビットのデータを保持するSLC型（Single Level Cell）型や、2ビット以上のデータを保持するMLC型（Multi Level Cell）、TLC型（Triple Level Cell）、QLC型（Quad Level Cell）が存在する。各構造の詳細についてはフラッシュメモリのページを参照。

SLC型はその書き込み速度と書き換え可能な上限回数が大きいことにより、サーバ向けや産業用の組み込み装置など、信頼性向上や保守頻度の低減を優先し、コスト高がある程度許容される用途で普及している。

SLCとMLCを混用した製品も存在する。

キャッシュメモリ

キャッシュメモリにはDRAMを使用することが多く、読み書きの高速化に寄与する。部分的な書き込み時には対象となるブロック全体を一時的に保持するのに使用される。また、1つのブロックに対する複数の細かな書き込み要求ではフラッシュメモリに書き込まずにキャッシュメモリに蓄えておき、ある程度まとめてから1度に書き込むことで、書き込み可能回数の実質的な向上を行なうのにも使用される。 廉価帯の製品ではキャッシュメモリが省略されているものがある。

フラッシュメモリと、DRAMを用いたコントローラを搭載したものが主流であるが、2012年5月にはバッファローメモリ（メルコホールディングス傘下）が、DRAMの代わりに不揮発性メモリであるMRAMをキャッシュメモリに採用したSSDを産業向けにサンプル出荷開始した。製品は、組み込み向けに比較的小容量（数ギガバイト）で、突然の電源断でも書き込みデータや、コントローラの管理データを保持し、耐障害性の向上、低消費電力化などが図られるという。