NVIDIA Fermiアーキテクチャの例
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/05/14 05:01 UTC 版)
「Graphics Processing Unit」の記事における「NVIDIA Fermiアーキテクチャの例」の解説
NVIDIAのGPUは、統合型シェーダーアーキテクチャを採用したGeForce 8 (G80) シリーズ以降、Warp単位（32ハードウェアスレッド）での並列処理実行が特徴となっている 。NVIDIAのGT200アーキテクチャでは、単精度CUDAコア (SPCC) と倍精度ユニット (DPU) が分かれていたが、Fermiでは単精度CUDAコア16個を2グループ組み合わせ、倍精度演算器16個と見立てて実行している。 ホストインターフェース GigaThreadスケジューラ グラフィックスプロセッシングクラスタ (GPC)ラスタライザ ストリーミングマルチプロセッサ (SM)命令キャッシュ (I-Cache) Warpスケジューラ 命令ディスパッチユニット レジスタファイル Uniformキャッシュ ジオメトリコントローラ ストリーミングマルチプロセッサコントローラ (SMC) CUDAコアディスパッチポート 命令コントローラ 浮動小数点ユニット (FP Unit) 整数ユニット (INT Unit) 結果キュー LOAD/STOREユニット (LD/ST) 特殊関数ユニット (SFU) - 超越関数の実行を行なう 共有メモリ / L1キャッシュ テクスチャユニットテクスチャL1キャッシュ テッセレータ (PolyMorph Engine) 相互接続ネットワーク レンダー出力ユニット（英語版） (ROP) L2キャッシュ メモリコントローラ
※この「NVIDIA Fermiアーキテクチャの例」の解説は、「Graphics Processing Unit」の解説の一部です。
「NVIDIA Fermiアーキテクチャの例」を含む「Graphics Processing Unit」の記事については、「Graphics Processing Unit」の概要を参照ください。
- NVIDIA Fermiアーキテクチャの例のページへのリンク
