高速なオペランドアクセス
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/02/10 20:03 UTC 版)
「スタックマシン」の記事における「高速なオペランドアクセス」の解説
レジスタマシンと異なりオペランドを指定する領域が命令内に存在しないため、命令の読み出し・デコードと並行して、その命令が使用するオペランドの読み出しを行うことが出来る。加えて、明示的なロード命令を用いない限り、スタック内のオペランドが使われる順序は、スタックトップから下方へ積まれている順序と一致する。このため、スタックトップから優先してレジスタファイルなどにキャッシュされた状態を保つだけで、オペランドの強力なプリフェッチが実現される。さらに、各命令のオペランドが取り出される場所はスタックトップ数個の範囲内に絞られるため、このスタックトップ数個をキャッシュする代わりに命令パイプライン内のフォアワーディング回路に流すことで、レジスタファイルへのアクセスを命令パイプラインの実行ステージ以前のステージから排除できる。このようにレジスタマシンと比較して命令パイプラインの長さを短く出来るため、より高い動作周波数、または、より少ない遅延スロットを実現できる。
※この「高速なオペランドアクセス」の解説は、「スタックマシン」の解説の一部です。
「高速なオペランドアクセス」を含む「スタックマシン」の記事については、「スタックマシン」の概要を参照ください。
ウィキペディア小見出し辞書の「高速なオペランドアクセス」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- 高速なオペランドアクセスのページへのリンク
