マスク設計、検証作業
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/04/07 08:19 UTC 版)
「EDA (半導体)」の記事における「マスク設計、検証作業」の解説
配置配線、マスク作成デジタル系の場合、回路ブロックの配置決定と自動配線を行う。アナログ系回路の場合、高周波になるほど完全な自動配置配線は困難であるため、手作業でのマスク作成が生じる。 物理検証設計が回路図と一致するか、あるいは物理的な設計基準を満たしているかの検証。前者はLVS、後者をDRCという。 寄生素子抽出、再シミュレーション作成したマスクにおける寄生素子（容量、抵抗、インダクタ等）の抽出を行いその情報を元の回路に付加し、再度回路、論理シミュレーションを行い、正常に動作し目的の性能を満たすか確認する。この寄生素子抽出と付加作業をバックアノテーションと呼ぶ。 マスクデータ生成設計データから実際に半導体チップを製造するためのフォトマスク用データに変換する。近年の微細化プロセスでは、この時点で光の干渉による影響のシミュレーションを行い、マスクデータの補正を行う。
※この「マスク設計、検証作業」の解説は、「EDA (半導体)」の解説の一部です。
「マスク設計、検証作業」を含む「EDA (半導体)」の記事については、「EDA (半導体)」の概要を参照ください。
ウィキペディア小見出し辞書の「マスク設計、検証作業」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- マスク設計、検証作業のページへのリンク
