Arrow Lakeマイクロプロセッサとは? わかりやすく解説

Weblio 辞書 > 辞書・百科事典 > 百科事典 > Arrow Lakeマイクロプロセッサの意味・解説 

Arrow Lakeマイクロプロセッサ

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2025/03/22 06:43 UTC 版)

Arrow Lake
生産時期 2024年10月から
販売者 インテル
設計者 インテル
生産者 インテル
TSMC
プロセスルール TSMC N3B
TSMC N5P
TSMC N6
アーキテクチャ x86
マイクロアーキテクチャ Pコア
Lion Cove
Eコア
Skymont
LP Eコア
Crestmont
命令セット Intel 64
コア数 10から24
(スレッド数:10から24)
ソケット LGA1851
世代 シリーズ2
前世代プロセッサ Raptor Lake
Meteor Lake
L1キャッシュ Pコア
コアあたり304KB
(命令64KB, データ48KB[注 1]+192KB[注 2]
Eコア, LP Eコア
コアあたり96KB
(命令64KB, データ32KB)
L2キャッシュ Pコア
コアあたり3MB
Eコア
4コアあたり4MB
LP Eコア
2コアあたり2MB
L3キャッシュ 最大36MB
GPU Intel Graphics
コプロセッサ NPU
ブランド名 Core Ultra 9
Core Ultra 7
Core Ultra 5
テンプレートを表示

Arrow Lake(アローレイク)とは、インテルによって開発されたマイクロプロセッサである。2024年10月10日に正式発表され[1]Intel Core Ultraプロセッサ シリーズ2として製品化された。

概要

インテルのデスクトップ向けCPUでは初となる、タイルアーキテクチャを採用した製品[2]。また、NPUの搭載もやはりデスクトップ向けCPUでは初となる。

次世代のマイクロアーキテクチャーに刷新されIPCが向上した一方で、ハイパースレッディングが廃止された[3]

なお、当初はCompute Tileを自社のIntel 20Aプロセスで製造する予定だったが[4]、他社製造に変更された[5]

特徴

基本的な構造は、Meteor LakeをベースにComputeタイルを更新したものとなっている[2]

  • タイルアーキテクチャ
    • 3Dパッケージング技術「Foveros」によって、(平面上に配置した)各タイルを基部となるベースタイルと接続
    • 各タイルで異なる製造プロセスを採用可能
      • Computeタイル : TSMC N3B
      • Graphicsタイル : TSMC N5P
      • SoCタイル : TSMC N6
      • I/Oタイル : TSMC N6
  • NPUをSoCタイルに搭載
CPU
  • Lion Cove 高性能CPUコア(Pコア)とSkymont 高効率CPUコア(Eコア)によるハイブリッド構成
    • これまでPコアに採用されていたハイパースレッディングは廃止
    • PコアにL0データキャッシュを追加
      (実際には従来のL1データキャッシュをL0データキャッシュに改名し、L1.5相当のデータキャッシュを追加している[6]
GPU
  • Intel Arc」ブランドの内蔵GPU
    • アーキテクチャにXe-LPGを採用
      (モバイル向けHモデルではXMX(行列演算器)を追加したXe-LPG+を採用[7]

製品一覧

デスクトップ向け

Arrow Lake-S
  • 対応ソケット: LGA1851
Arrow Lake-S
ブランド 型番 CPU GPU TDP (W) 対応メモリ
コア数
(スレッド数)
クロック (GHz) キャッシュ
(MB)
ブランド EU数 クロック
(MHz)
PBP MTP
Pコア Eコア LP Eコア
Pコア Eコア LP Eコア 定格 ターボ 定格 ターボ 定格 ターボ L2 L3 定格 ターボ
Core
Ultra 9
285K 8 (8) 16 (16) N/A 3.7 5.5 3.2 4.6 N/A 40 36 Intel
Graphics
64 300 2000 125 250 DDR5-6400
285 2.5 5.4 1.9 65 182
285T 1.4 5.3 1.2 35 112
Core
Ultra 7
265K 12 (12) 3.9 5.4 3.3 36 30 125 250
265KF N/A
265 2.4 5.2 1.8 Intel
Graphics
64 300 1950 65 182
265F N/A
265T 1.5 1.2 Intel
Graphics
64 300 1950 35 112
Core
Ultra 5
245K 6 (6) 8 (8) 4.2 3.6 26 24 1900 125 159
245KF N/A
245 3.5 5.1 3.0 4.5 Intel
Graphics
64 300 1900 65 121
245T 2.2 1.7 35 114
235 3.4 5.0 2.9 4.4 48 2000 65 121
235T 2.2 1.6 35 114
225 4 (4) 3.3 4.9 2.7 22 20 32 1800 65 121
225F N/A
225T 2.5 1.9 Intel
Graphics
32 300 1800 35 114

モバイル向け

Arrow Lake-HX
Arrow Lake-HX
ブランド 型番 CPU GPU TDP (W) 対応メモリ
コア数
(スレッド数)
クロック (GHz) キャッシュ
(MB)
ブランド EU数 クロック
(MHz)
PBP MTP
Pコア Eコア LP Eコア
Pコア Eコア LP Eコア 定格 ターボ 定格 ターボ 定格 ターボ L2 L3 定格 ターボ
Core
Ultra 9
285HX 8 (8) 16 (16) N/A 2.8 5.5 2.1 4.6 N/A 40 36 Intel
Graphics
64 300 2000 55 160 DDR5-6400
275HX 2.7 5.4 1900
Core
Ultra 7
265HX 12 (12) 2.6 5.3 2.3 36 30
255HX 2.4 5.2 1.8 4.5 1850
Core
Ultra 5
245HX 6 (6) 8 (8) 3.1 5.1 2.6 26 24 48 1900
235HX 2.9 1800
Arrow Lake-H
Arrow Lake-H
ブランド 型番 CPU GPU TDP (W) 対応メモリ
コア数
(スレッド数)
クロック (GHz) キャッシュ
(MB)
型番 EU数 クロック
(MHz)
PBP MTP
Pコア Eコア LP Eコア
Pコア Eコア LP Eコア 定格 ターボ 定格 ターボ 定格 ターボ L2 L3 定格 ターボ
Core
Ultra 9
285H 6 (6) 8 (8) 2 (2) 2.9 5.4 2.7 4.5 1.0 2.5 28 24 Arc 140T 128 2350 45 115 DDR5-6400
LPDDR5X-8400
Core
Ultra 7
265H 2.2 5.3 1.7 0.7 2300 28
255H 2.0 5.1 1.5 4.4 2250
Core
Ultra 5
235H 4 (4) 2.4 5.0 1.8 22 18
225H 1.7 4.9 1.3 4.3 Arc 130T 112 2200

脚注

注釈 

  1. ^ L0キャッシュ
  2. ^ L1キャッシュ

出典 

関連項目




英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  
  •  Arrow Lakeマイクロプロセッサのページへのリンク

辞書ショートカット

すべての辞書の索引

「Arrow Lakeマイクロプロセッサ」の関連用語

Arrow Lakeマイクロプロセッサのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



Arrow Lakeマイクロプロセッサのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアのArrow Lakeマイクロプロセッサ (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。

©2025 GRAS Group, Inc.RSS