ダイナミックODT (Dynamic ODT) の導入
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/03/26 10:16 UTC 版)
「DDR3 SDRAMにおけるコマンドとオペレーション」の記事における「ダイナミックODT (Dynamic ODT) の導入」の解説
通常動作時とデータ書き込み時で異なる終端抵抗を設定することで、波形品質が向上する場合がある。DDR2 SDRAMではODTの抵抗値を変更するためにはMRSの再設定しなければならなかったが、DDR3 SDRAMでは動的に終端抵抗を変更できる機能ダイナミックODTを導入した。ダイナミックODTはMR2:A9,A10を設定することで有効になる。ダイナミックODTの仕様は以下の通り。 2つのRTT値 (RTT_Nom/RTT_WR) を利用できる。 RTT_NomはMR1:A2,A6,A9で設定する RTT_WRはMR2:A9,A10で設定する。 終端のオン/オフはODTピンのハイ/ローで指定し、レイテンシはODTLon/ODTLoffである。 ライトコマンド入力からODTLcnw (ODT RTT_Nom⇒RTT_WT レイテンシ)サイクル後にRTT_WRが有効になる。 BL8時、ライトコマンド入力からODTLcwn8 (ODT RTT_WR⇒RTT_Nom レイテンシ) サイクル後にRTT_Nomに戻る。 BC4時、ライトコマンド入力からODTLcwn8 (ODT RTT_WR⇒RTT_Nom レイテンシ) サイクル後にRTT_Nomに戻る。 DLLオフ時、ダイナミックODTの動作は保証されない。DLL オフ時は必ずダイナミックODTをMRSコマンドで無効にしておかなければならない。 ダイナミックODTとレイテンシ/タイミングパラメタ一覧名称と詳細略称定義規定されているスペックODT ターンオン レイテンシ ODTLon ODTがハイになってから 終端が入るまで WL-2サイクル ODT ターンオフ レイテンシ ODTLoff ODTがロー になってから 終端が切れるまで WL-2サイクル RTT_Nom⇒RTT_WR時のODTレイテンシ ODTLcnw ライトコマンド入力からRTTがRTT_NomからRTT_WRに変化するまで WL-2サイクル RTT_WR⇒RTT_NOM時のODTレイテンシ (BL4) ODTLcwn4 ライトコマンド入力からRTTがRTT_WRからRTT_Nomに変化するまで 4+ODTLoffサイクル RTT_WR⇒RTT_NOM時のODTレイテンシ (BL8) ODTLcwn8 ライトコマンド入力からRTTがRTT_WRからRTT_Nomに変化するまで 6+ODTLoffサイクル ODT設定後の最小ODTホールド時間 ODTH4 ODTがハイになってからODTがローになるまで 4 ライト後の最小ODTホールド時間 (BL4) ODTH4 ODTがハイでライトコマンドの入力があってからODTがローになるまで 4 ライト後の最小ODTホールド時間 (BL8) ODTH8 ODTがハイでライトコマンドの入力があってからODTがローになるまで 6 RTT変更スキュー tADC ODTLcnw/ODTLcwnからRTTが有効になるまで 0.3~0.7サイクル モードレジスタの設定とRTT値MR1RTT_NomMR2RTT_WRA9A6A2A10A90 0 0 オフ (-) 0 0 RTT_Nom 0 0 1 RZQ/4 (60Ω) 0 1 RZQ/4 (60Ω) 0 1 0 RZQ/2 (120Ω) 1 0 RZQ/2 (120Ω) 0 1 1 RZQ/6 (40Ω) 1 1 RFU (RFU) 1 0 0 RZQ/12 (20Ω) - - - 1 0 1 RZQ/8 (30Ω) - - - 1 1 0 RFU (RFU) - - - 1 1 1 RFU (RFU) - - - RZQはZQピンにつながる外部抵抗の抵抗値 (240Ω±1%)。ZQピンは外部抵抗RZQを介してGNDに接続する。
※この「ダイナミックODT (Dynamic ODT) の導入」の解説は、「DDR3 SDRAMにおけるコマンドとオペレーション」の解説の一部です。
「ダイナミックODT (Dynamic ODT) の導入」を含む「DDR3 SDRAMにおけるコマンドとオペレーション」の記事については、「DDR3 SDRAMにおけるコマンドとオペレーション」の概要を参照ください。
- ダイナミックODT の導入のページへのリンク