プロセス・アーキテクチャ最適化モデル
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/08/02 05:45 UTC 版)
プロセス・アーキテクチャ最適化（英語: Process-Architecture-Optimization model）は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている[1][2][3][4]。
- ^ Cutress. “Intel’s ‘Tick-Tock’ Seemingly Dead, Becomes ‘Process-Architecture-Optimization’”. 2016年3月22日閲覧。
- ^ eTeknix.com (2016年3月23日). “Intel Ditches 'Tick-Tock' for 'Process-Architecture-Optimization' - eTeknix”. 2016年3月23日閲覧。
- ^ “Intel Tick-Tock Processor Model Replaced With Process-Architecture-Optimization - Legit Reviews” (2016年3月23日). 2016年3月23日閲覧。
- ^ “Intel 7th Gen Core: Process Architecture Optimization” (2016年8月30日). 2016年8月30日閲覧。
[続きの解説]
「プロセス・アーキテクチャ最適化モデル」の続きの解説一覧
- 1 プロセス・アーキテクチャ最適化モデルとは
- 2 プロセス・アーキテクチャ最適化モデルの概要
- プロセス・アーキテクチャ最適化モデルのページへのリンク
