プロセス・アーキテクチャ最適化モデル
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2025/01/08 03:04 UTC 版)
|
この記事は中国語版の対応するページを翻訳することにより充実させることができます。（2022年8月）
翻訳前に重要な指示を読むには右にある[表示]をクリックしてください。
|
プロセス・アーキテクチャ最適化（英語: Process-Architecture-Optimization model）は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている[1][2][3][4]。
| 世代 | プロセス微細化 | アーキテクチャ変更 | 最適化 |
|---|---|---|---|
| 14nm | Broadwell | Skylake | Kaby Lake Amber Lake Coffee Lake Whiskey Lake Comet Lake Cascade Lake Cooper Lake |
| 10nm | Cannon Lake | Ice Lake | Tiger Lake |
| Intel 7 | Alder Lake Sapphire Rapids |
Raptor Lake Emerald Rapids |
|
| Intel 4 | Meteor Lake | ||
| Intel 3 | Granite Rapids Sierra Forest |
||
| TSMC N3B | Arrow Lake Lunar Lake |
||
| Intel 18A | Panther Lake |
- 斜体は将来の計画
脚注
- ^ Cutress. “Intel’s ‘Tick-Tock’ Seemingly Dead, Becomes ‘Process-Architecture-Optimization’”. 2016年3月22日閲覧。
- ^ eTeknix.com (23 March 2016). “Intel Ditches 'Tick-Tock' for 'Process-Architecture-Optimization' - eTeknix”. 23 March 2016閲覧。
- ^ “Intel Tick-Tock Processor Model Replaced With Process-Architecture-Optimization - Legit Reviews” (23 March 2016). 23 March 2016閲覧。
- ^ “Intel 7th Gen Core: Process Architecture Optimization” (30 August 2016). 30 August 2016閲覧。
関連項目
- プロセス・アーキテクチャ最適化モデルのページへのリンク
