ディプリーション負荷NMOS論理方式
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/06/25 07:44 UTC 版)
「HMOS」の記事における「ディプリーション負荷NMOS論理方式」の解説
電源側とグランド側の両方に対称にスイッチング素子があるCMOS型は単電源で扱いやすいが、1970年代前半の半導体素子テクノロジであった単純なNMOSでは、片側だけであるため、複数電源を必要とするか、何らかの工夫が必要となっていた。1970年代後半に、集積回路中の狙ったMOSFETだけを、エンハンスメントモード動作のノーマリーオフ素子からディプリーションモード動作のノーマリーオン素子にすることができる技術が開発・実用化されたため、それを利用して、NMOSながら、扱いやすい単電源の集積回路が作れるようになった。それがディプリーション負荷NMOS論理方式である。Z80のオリジナルなどがこの方式であった。この方式は従来のNMOSでは一定だった電源電圧からの抵抗をデプレッションNMOSに置き換え、出力端子側につながっており、これにより、接地からの電流が出力に入ると電源電圧からの電流が抑制されるため、L出力における定常電流が削減されている。
※この「ディプリーション負荷NMOS論理方式」の解説は、「HMOS」の解説の一部です。
「ディプリーション負荷NMOS論理方式」を含む「HMOS」の記事については、「HMOS」の概要を参照ください。
ウィキペディア小見出し辞書の「ディプリーション負荷NMOS論理方式」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- ディプリーション負荷NMOS論理方式のページへのリンク
