物理層
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/12/26 08:40 UTC 版)
PHY
物理層の機能を実装するために必要な回路やデバイス部品のことを特にPHY (ファイ、physical layerの略)と呼ぶ。第二層にあたるMAC (データリンク層デバイス) はPHYを介して伝送媒体に接続する。
イーサネットPHY
イーサネット機器の物理層の実装としてコンポーネント部品としたPHYは、MACへの物理的なアナログ接続を目的とする。通常、MII チップと組み合わせて用いるか、上位層の機能を引き受けるマイクロコントローラと接続する。イーサネットPHYは通常、PCSとPMAの両方の機能を含む[17]。
より具体的には、イーサネットPHYは、イーサネットフレームのハードウェア送受信機能を実装するチップであり、イーサネット物理層（アナログ部分）とデータリンク層のパケット処理（デジタル部分）とを仲介する[18]。MACアドレスの処理はデータリンク層の受け持ちであるため、通常PHYでは処理しない。同様に、Wake-on-LAN機能やブートROM機能はネットワークカード (NIC) に実装されているが、PHYとMACで機能的に1つのチップに統合することも、別々のチップに分けることもできる。
主な製品に以下のものがある。
- マイクロセミ: SimpliPHY・SynchroPHYシリーズ VSC82xx/84xx/85xx/86xxファミリ
- マーベル・アラスカ: 88E1310 / 88E1310S / 88E1318 / 88E1318S シリーズ
- テキサス・インスツルメンツ: DP838xx ファミリ[19]
- インテル: 82574L など[20]
- ルネサス: ICS1890 など[21]
- Realtek: RTL8xxx ファミリ
その他のPHY
- 無線LAN・Wi-Fi
- PHYは、トランシーバとデジタルベースバンド部から構成される。トランシーバはRF（無線）、信号合成、アナログ部からなる。デジタルベースバンド部は、デジタルシグナルプロセッサ (DSP) および伝送路符号化を含む通信アルゴリズム処理を行う。これらのPHY部分は、System-on-a-chip (SOC) 実装においてMAC層と統合されることが一般的である。
- USB
- PHYチップは、ホストや組み込みシステムのほとんどのUSBコントローラに統合されており、インターフェースのデジタル部分と変調部分の間の橋渡しをする。
- IrDA
- IrDAの仕様には、データ転送の物理層に関するIrPHY仕様がある。
- シリアルATA (SATA)
- VIA Technologies VT6421などのシリアルATAコントローラはPHYを使用する。
- ^ Shekhar, Amar (2016年4月7日). “Physical Layer Of OSI Model: Working Functionalities and Protocols” (英語). Fossbytes. 2019年2月15日閲覧。
- ^ Bayliss, Colin R.; Bayliss, Colin; Hardy, Brian (2012-02-14) (英語). Transmission and Distribution Electrical Engineering. Elsevier. ISBN 9780080969121
- ^ “CCNA Certification/Physical Layer - Wikibooks, open books for an open world”. en.wikibooks.org. 2019年2月15日閲覧。
- ^ Forouzan, Behrouz A.; Fegan, Sophia Chung (2007) (英語). Data Communications and Networking. Huga Media. ISBN 9780072967753
- ^ Bertsekas, Dimitri; Gallager, Robert (1992). Data Networks. Prentice Hall. p. 61. ISBN 0-13-200916-1
- ^ ITU-T G.9960: Unified high-speed wire-line based home networking transceivers - Foundation. (2009-10). p. 24
- ^ IEEE 802.3-2022, Figure 21-1, 28-2, 40-1, 55-1, 113-1, 126-1
- ^ IEEE 802.3-2022, Figure 21-1, 40-1, 55-1, 113-1, 126-1
- ^ 55.3.2.2 PCS Transmit function
- ^ IEEE 802.3-2022, Clause 6. Physical Signaling (PLS) service specifications
- ^ Clause 40.4 Physical Medium Attachment (PMA) sublayer, Clause 55.4 Physical Medium Attachment (PMA) sublayer
- ^ Clause 28.1 Overview
- ^ Figure 36-1, 44-1
- ^ a b Figure 80-1, 105-1, 116-1, 131-1, 157-1
- ^ 50.1 Overview
- ^ IEEE 802.3-2022, Clause 36.1.4.2 Physical Medium Attachment (PMA) sublayer, Clause 51.3 Functions within the PMA
- ^ “Data Center Fundamentals”. Books.google.com. 2015年11月18日閲覧。
- ^ “microcontroller - what is the difference between PHY and MAC chip - Electrical Engineering Stack Exchange”. Electronics.stackexchange.com (2013年7月11日). 2015年11月18日閲覧。
- ^ “Ethernet PHYs”. Texas Instruments. 2020年10月12日閲覧。
- ^ Intel PHY controllers brochure
- ^ osuosl.org - ICS1890 10Base-T/100Base-TX Integrated PHYceiver datasheet
「物理層」の続きの解説一覧
- 物理層のページへのリンク
